PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-290212

(43)Date of publication of application: 04.10.2002

(51)Int.CI.

H03K 3/0231

(21)Application number: 2001-091461

(71)Applicant:

NEC CORP

(22)Date of filing:

27.03.2001

(72)Inventor:


HASEGAWA MASARU

(54) VOLTAGE CONTROLLED OSCILLATOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a voltage controlled oscillator that can suppress dispersion in the oscillated frequency.

SOLUTION: The voltage controlled oscillator of this invention is provided with N (N is an integer of 2 or over) sets of inverting differential amplifiers (9) connected in series. Each of N-sets of the inverting differential amplifiers (9) is operated in response to a prescribed constant voltage (Vcn1) and a control voltage (Vcnt). The operating current of each of Nsets of the inverting differential amplifiers (9) directly depends on the sum of a current in response to the constant voltage (Vcn1) and a current in response to the control voltage (Vcnt).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号 |李||昇2002-290212

(P2002-290212A) (43)公開日 平成14年10月4日(2002.10.4)

(51) Int. Cl. 7

識別記号

FΙ

テーマコート' (参考)

H03K 3/0231

H03K 3/023

A 5J043

審査請求 未請求 請求項の数22 OL (全26頁)

(21)出願番号

特願2001-91461(P2001-91461)

(71)出顧人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出顧日

平成13年3月27日(2001.3.27)

(72)発明者 長谷川 賢

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 100102864

弁理士 工藤 実 (外1名)


Fターム(参考) 5J043 AA26 FF03 GG02 GG06 GG08

(54) 【発明の名称】電圧制御発振器

(57)【要約】

【課題】 発振周波数のばらつきを抑えることができる 電圧制御発振器を提供する。

【解決手段】 本発明による電圧制御発振器は、直列に接続されたN(Nは2以上の整数)個の反転差動増幅器(9)の各々は、所定の電圧値の定電圧(V。n,)と制御電圧(V。n,)とに応じて動作する。N個の反転差動増幅器(9)の各々の動作電流は、定電圧(V。n,)に応じた電流とを加算した電流の値で直接定まる。



【特許請求の範囲】

【請求項1】 直列に接続されたN(Nは2以上の整数)個の反転差動増幅器を備え、

前記N個の反転差動増幅器の各々は、所定の電圧値の定電圧と制御電圧とに応じて動作し、

前記N個の反転差動増幅器の各々の動作電流は、前記定 電圧に応じた電流と、前記制御電圧に応じた電流とを加 算した電流の値で直接定まる電圧制御発振器。

【請求項2】 請求項1に記載の電圧制御発振器において、

前記Nが2以上の偶数のとき、前記N個の反転差動増幅器のうちの最終段の反転差動増幅器の出力は、前記N個の反転差動増幅器のうちの初段の反転差動増幅器に反転して戻される電圧制御発振器。

【請求項3】 請求項1に記載の電圧制御発振器において、

前記Nが3以上の奇数のとき、前記N個の反転差動増幅器のうちの最終段の反転差動増幅器の出力は、前記N個の反転差動増幅器のうちの初段の反転差動増幅器に戻される電圧制御発振器。

【請求項4】 請求項1乃至3のいずれか一項に記載の 電圧制御発振器において、

更に、

前記動作電流を補償するためのバイアスジェネレータを備えた電圧制御発振器。

【請求項5】 請求項4に記載の電圧制御発振器において、

前記パイアスジェネレータは、

前記定電圧が入力される制御電極を有し、第1電源及び 第2電源の間に直列に接続された第1入力段トランジス 30 タと、

前記制御電圧が入力される制御電極を有し、前記第1電源及び前記第2電源の間に直列に接続され、前記第1入力段トランジスタと並列に接続された第2入力段トランジスタと、

前記第1電源と前記第1及び第2入力段トランジスタと の間に接続された特定トランジスタとを有する電圧制御 発振器。

【請求項6】 請求項4に記載の電圧制御発振器において、

前記パイアスジェネレータは、

前記定電圧が入力される制御電極を有し、第1電源及び 第2電源の間に直列に接続された第1入力段トランジス タと、

前記第1電源と前記第1入力段トランジスタとの間に接 続された特定トランジスタとを有する電圧制御発振器。

【請求項7】 請求項5又は6に記載の電圧制御発振器 において、

前記N個の反転差動増幅器の各々は、

前記第1電源及び前記第2電源の間に並列に接続された 50 ット周波数を与えるオフセット手段と、

第1及び第2出力段トランジスタと、

前記定電圧が入力される制御電極を有し、前記第1及び 第2出力段トランジスタと前記第2電源との間に接続された第3入力段トランジスタと、

前記制御電圧が入力される制御電極を有し、前記第1及 び第2出力段トランジスタと前記第2電源との間に接続 され、前記第3入力段トランジスタと並列に接続された 第4入力段トランジスタと、

前記第1電源と前記第1出力段トランジスタとの間に直列に接続され、前記特定トランジスタと接続された第1トランジスタと、

前記第1電源と前記第2出力段トランジスタとの間に直列に接続され、前記特定トランジスタと接続された第2トランジスタと、

前記第1電源と前記第1出力段トランジスタとの間に直列に接続され、前記第1トランジスタと並列に接続された第3トランジスタと、

前記第1電源と前記第2出力段トランジスタとの間に直列に接続され、前記第2トランジスタと並列に接続された第4トランジスタとを備えた電圧制御発振器。

【請求項8】 請求項7に記載の電圧制御発振器において.

前記特定トランジスタと前記第1トランジスタは、電流 ミラー回路を構成し、

前記特定トランジスタと前記第2トランジスタは、電流 ミラー回路を構成する電圧制御発振器。

【請求項9】 請求項1乃至3のいずれか一項に記載の 電圧制御発振器において、

前記N個の反転差動増幅器の各々は、

前記第1電源及び前記第2電源の間に並列に接続された 第1及び第2出力段トランジスタと、

前記定電圧が入力される制御電極を有し、前記第1及び 第2出力段トランジスタと前記第2電源との間に接続さ れた第1入力段トランジスタと、

前記制御電圧が入力される制御電極を有し、前記第1及 び第2出力段トランジスタと前記第2電源との間に接続 され、前記第1入力段トランジスタと並列に接続された 第2入力段トランジスタと、

前記第1電源と前記第1出力段トランジスタとの間に直 40 列に接続された抵抗素子と、

前記第1電源と前記第2出力段トランジスタとの間に直列に接続された抵抗素子とを備えた電圧制御発振器。

【請求項10】 直列に接続されたN個の反転差動増幅 器を備え、

前記N個の反転差動増幅器の各々は、差動部と、前記差 動部に接続され、所定の電圧値の定電圧と制御電圧とに よってそれぞれ駆動される電流源とを有する電圧制御発 振器。

【請求項11】 所定の電圧値の定電圧によってオフセット間波数を与えるオフセット手段と、

2

10 万 十

20

制御電圧に比例して定まる周波数を制御して所望の周波 数を決定する制御手段とを備え、

前記周波数は、前記定電圧と前記制御電圧とによって直 接定まる電圧制御発振器。

【請求項12】 外部からの入力信号と、帰還信号との 位相及び周波数を比較し、前記比較の結果に基づいて制 御電圧を生成する制御電圧生成器と、

所定の電圧値の定電圧を生成するオフセット回路と、 前記オフセット回路からの前記定電圧に応じた電流と、 前記制御電圧生成器からの前記制御電圧に応じた電流と 10 を加算し、前記加算した電流の値に応じた周波数で発振 する出力信号を生成する電圧制御発振器と、

前記電圧制御発振器からの前記出力信号を分周して前記 制御電圧生成器に前記帰還信号としてフィードバックす る分周器とを備え、

前記電圧制御発振器は、直列に接続されたN(Nは2以 上の整数)個の反転差動増幅器を備え、

前記N個の反転差動増幅器の各々は、前記定電圧と前記 制御電圧とに応じて動作し、

前記N個の反転差動増幅器の各々の動作電流は、前記定 20 電圧に応じた電流と、前記制御電圧に応じた電流とを加 算した電流の値で直接定まるPLL回路。

【請求項13】 請求項12に記載のPLL回路におい て、

前記Nが2以上の偶数のとき、前記N個の反転差動増幅 器のうちの最終段の反転差動増幅器の出力は、前記N個 の反転差動増幅器のうちの初段の反転差動増幅器に反転 して戻されるPLL回路。

【請求項14】 請求項12に記載のPLL回路におい

前記Nが3以上の奇数のとき、前記N個の反転差動増幅 器のうちの最終段の反転差動増幅器の出力は、前記N個 の反転差動増幅器のうちの初段の反転差動増幅器に戻さ れるPLL回路。

【請求項15】 請求項12乃至14のいずれか一項に 記載のPLL回路において、

前記電圧制御発振器は、前記動作電流を補償するための バイアスジェネレータを更に備えたPLL回路。 --

【請求項16】 請求項15に記載のPLL回路におい て、

前記パイアスジェネレータは、

前記定電圧が入力される制御電極を有し、第1電源及び 第2電源の間に直列に接続された第1入力段トランジス タと、

前記制御電圧が入力される制御電極を有し、前記第1電 源及び前記第2電源の間に直列に接続され、前記第1入 力段トランジスタと並列に接続された第2入力段トラン ジスタと、

前記第1電源と前記第1及び第2入力段トランジスタと

路。

【請求項17】 請求項15に記載のPLL回路におい

前記パイアスジェネレータは、

前記定電圧が入力される制御電極を有し、第1電源及び 第2電源の間に直列に接続された第1入力段トランジス タと、

前記第1電源と前記第1入力段トランジスタとの間に接 続された特定トランジスタとを有するPLL回路。

【請求項18】 請求項16又は17に記載のPLL回 路において、

前記N個の反転差動増幅器の各々は、

前記第1電源及び前記第2電源の間に並列に接続された 第1及び第2出力段トランジスタと、

前記定電圧が入力される制御電極を有し、前記第1及び 第2出力段トランジスタと前記第2電源との間に接続さ れた第3入力段トランジスタと、

前記制御電圧が入力される制御電極を有し、前記第1及 び第2出力段トランジスタと前記第2電源との間に接続 され、前記第3入力段トランジスタと並列に接続された 第4入力段トランジスタと、

前記第1電源と前記第1出力段トランジスタとの間に直 列に接続され、前記特定トランジスタと接続された第1 トランジスタと、

前記第1電源と前記第2出力段トランジスタとの間に直 列に接続され、前記特定トランジスタと接続された第2 トランジスタと、

前記第1電源と前記第1出力段トランジスタとの間に直 列に接続され、前記第1トランジスタと並列に接続され 30 た第3トランジスタと、

前記第1電源と前記第2出力段トランジスタとの間に直 列に接続され、前記第2トランジスタと並列に接続され た第4トランジスタとを備えたPLL回路。

【請求項19】 請求項18に記載のPLL回路におい て、

前記特定トランジスタと前記第1トランジスタは、電流 ミラー回路を構成し、前記特定トランジスタと前記第2 トランジスタは、電流ミラー回路を構成するPLL回

40 【請求項20】 請求項13乃至15のいずれか一項に 記載のPLL回路において、

前記N個の反転差動増幅器の各々は、

前記第1電源及び前記第2電源の間に並列に接続された 第1及び第2出力段トランジスタと、

前記定電圧が入力される制御電極を有し、前記第1及び 第2出力段トランジスタと前記第2電源との間に接続さ れた第1入力段トランジスタと、

前記制御電圧が入力される制御電極を有し、前記第1及 び第2出力段トランジスタと前記第2電源との間に接続 の間に接続された特定トランジスタとを有するPLL回 50 され、前記第1入力段トランジスタと並列に接続された

第2入力段トランジスタと、

前記第1電源と前記第1出力段トランジスタとの間に直 列に接続された抵抗素子と、

前記第1電源と前記第2出力段トランジスタとの間に直 列に接続された抵抗素子とを備えたPLL回路。

【請求項21】 外部からの入力信号と、帰還信号との 位相及び周波数を比較し、前記比較の結果に基づいて制 御電圧を生成する制御電圧生成器と、

所定の電圧値の定電圧を生成するオフセット回路と、

前記オフセット回路からの前記定電圧に応じた電流と、 前記制御電圧生成器からの前記制御電圧に応じた電流と を加算し、前記加算した電流の値に応じた周波数で発振 する出力信号を生成する電圧制御発振器と、

前記電圧制御発振器からの前記出力信号を分周して前記 制御電圧生成器に前記帰還信号としてフィードパックす る分周器とを備え、

前記電圧制御発振器は、直列に接続されたN個の反転差 動増幅器を備え、

前記N個の反転差動増幅器の各々は、差動部と、前記差 動部に接続され、所定の電圧値の定電圧と制御電圧とに 20 よってそれぞれ駆動される電流源とを有するPLL回 路。

【請求項22】 外部からの入力信号と、帰還信号との 位相及び周波数を比較し、前記比較の結果に基づいて制 御電圧を生成する制御電圧生成器と、

所定の電圧値の定電圧を生成するオフセット回路と、 前記オフセット回路からの前記定電圧に応じた電流と、 前記制御電圧生成器からの前記制御電圧に応じた電流と を加算し、前記加算した電流の値に応じた周波数で発振 する出力信号を生成する電圧制御発振器と、

前記電圧制御発振器からの前記出力信号を分周して前記 制御電圧生成器に前記帰還信号としてフィードバックす る分周器とを備え、

前記電圧制御発振器は、

前記定電圧によってオフセット周波数を与えるオフセッ

前記制御電圧に比例して定まる周波数を制御して所望の 周波数を決定する制御手段とを備え、

前記周波数は、前記定電圧と前記制御電圧とによって直 接定まるPLL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電圧制御発振器に 関し、特に発振周波数のばらつきを抑えることができる 電圧制御発振器に関する。

[0002]

【従来の技術】一般的な電圧制御発振器(VCO)は、 外部から供給される電圧に応じた周波数で発振する出力 信号を生成するものであり、例えば、情報処理、通信と いった種々の分野で使用される。従来の電圧制御発振器 50 CMOSレベル (例えば、0 (V) ~電源電圧にするよ

(VCO) について図12を参照しながら説明する。図 12は、従来の電圧制御発振器 (VCO) の構成を示す 回路図である。

【0003】図12に示されるように、従来の電圧制御 発振器(VCO)105は、パイアスジェネレータ(B G) 108、リングオシレータ(RO) 109、レベル コンパータ(L-C)107を備えている。

【0004】パイアスジェネレータ(BG)108に は、外部からの所定の電圧値の定電圧V。。」と電圧V 10 。。、とが供給/入力される。また、パイアスジェネレ ータ(BG)108及びリングオシレータ(RO)10 9には外部から電源電圧が供給/入力される。パイアス ジェネレータ (BG) 108の出力は、リングオシレー 夕(RO)109に供給/入力される。

【0005】リングオシレータ(RO)109は、N個 の反転差動増幅器を備えている。ここで、Nは2以上の 整数である。N個の反転差動増幅器の各々は、パイアス ジェネレータ (BG) 108に供給される定電圧V 。。」の値に応じた電流 I 。。」と、電圧 V 。。。の値 に応じた電流I。。」とを加算した電流によって動作す る。N個の反転差動増幅器の各々の動作電流は、パイア スジェネレータ(BG)108により定電圧V。。 , の 値に応じた電流Ⅰ。。」と、電圧Ⅴ。。。の値に応じた 電流 I 。。、とを加算した電流で間接的に定まる。パイ アスジェネレータ (BG) 108は、リングオシレータ (RO) 109の動作電流を補償するものである。補償 とは、リングオシレータ (RO) 109のスイッチとし て働くトランジスタがON/OFFしているとき、素早 く電流を流し、発振波形の立ち上がり、立下りを高速に 30 動作させ(急峻にして)、高速に発振を促すことをい う。この補償により、高周波数特性を改善すること、即 ち、追従性をよくすることができる。

【0006】また、リングオシレータ(RO)109 は、定電圧V。。」によってオフセット周波数を与え、 電圧V。。、に比例して定まる発振周波数を制御して所 望の発振周波数を決定する。所望の発振周波数は、パイ アスジェネレータ(BG)108に供給される定電圧V 。。」の値に応じた電流 I。。」と、電圧V。。。の値 に応じた電流I。。、とを加算した電流で間接的に定ま 40 る。リングオシレータ (RO) 109は、決定された所 望の発振周波数に対応する電圧の振幅のうち最大ピーク を表す最大電圧 V。υ τ ι 及び最小ピークを表す最小電 圧Vour2の一方を第1出力端子OUT1を介してレ ベルコンパータ(L-C)107に供給し、最大電圧V ουτι 及び最小電圧Voυτ2の他方を第2出力端子 OUT2を介してレベルコンパータ(L-C)107に

【0007】レベルコンパータ(L-C)107は、最 小電圧Vouraと最大電圧Vouraとの間の振幅を

うにするなど) まで増加させて出力信号 Fv c o を生成 する。レベルコンパータ(L-C)107で生成された 出力信号Fvcoは、電圧制御発振器(VCO)105 の出力信号として外部に送出される。

【0008】ここで、電圧制御発振器(VCO)105 により生成される出力信号Fvc。に対応する発振周波 数ついて説明する。図14は、出力信号Fvcoと電圧 V。。、の関係を示す図である。

【0009】図14に示されるように、通常、電圧制御 発振器 (VCO) で生成される出力信号 Fv c o と電圧 10 V。。、の関係(周波数特性)を示す符号X1は、電圧 制御発振器(VCO)105に含まれる電圧V。。。を 入力する後述のトランジスタのスレッショルド電圧V 。」。」より大きくなると、出力信号 Fvc。の発振周 波数がO(Hz)より大きくなるような線形性を表して いる。電圧制御発振器(VCO)105は、スレッショ ルド電圧V。101から電圧制御発振器(VCO)10 5を動作させる外部からの電源電圧V_D p までの範囲の 電圧V。。、に比例して定まる発振周波数を制御して所 望の発振周波数F。」。」を決定する。このとき、出力 20 いる。NMOSトランジスタ113のゲート電極には、 信号Fvc。に対応する所望の発振周波数F。1。1を 得るための電圧はV。」。」とする(V。」。」<V $_{\text{b i o i}} < V_{\text{D D}}$).

【0010】しかし、電圧V。」。」が外部からのノイ ズ成分の干渉を受けて変動する場合、符号X1が示す周 波数特性の傾きが急峻であるため、所望の発振周波数F **ы」。」は周波数特性の傾きに応じて変動が大きくなる** (ジッタが増大する)。

【0011】この発振周波数下。、。、の大きな変動を 抑えるため、電圧制御発振器 (VCO) 105は、バイ アスジェネレータ (BG) 108が定電圧V。。」分の 電流を加算してオフセット周波数をもたせていることに より、周波数がO(Hz)より大きく、かつ、所望の周 波数下。」。」より小さい周波数下。」。」を基準周波 数(自走発振周波数)とすることで符号X1が示す周波 数特性の傾きを緩くした符号Y101が示す周波数特性 を生成することができる。

【0012】次に、前述したNが2以上の偶数のときに おける、従来の電圧制御発振器(VCO)105のパイ アスジェネレータ (BG) 108及びリングオシレータ 40 (RO) 109の構成について図12を参照しながら詳 細に説明する。

【0013】図12に示されるように、パイアスジェネ レータ (BG) 108は、加算回路108a、ミラー回 路108bを備えている。加算回路108aは、Pチャ ネルMOSトランジスタ111、NチャネルMOSトラ ンジスタ112、113を有している。ミラー回路10 8 bは、PチャネルMOSトランジスタ114、Nチャ ネルMOSトランジスタ115を有している。以下、P チャネルMOSトランジスタをPMOSトランジスタと 50

称し、NチャネルMOSトランジスタをNMOSトラン ジスタと称す。また、ミラー回路又は電流ミラー回路と は、例えば、第1トランジスタに接続された第2トラン ジスタに、第1トランジスタに流れた電流と同じ電流又 は比例した(1/2倍、2倍など)電流を鏡(ミラー) のように流すものであり、第1トランジスタに流れる電 流が上がれば第2トランジスタに流れる電流も比例して 上がる。第1トランジスタに流れた電流と同じ電流又は 比例した電流をミラー電流という。

【0014】まず、加算回路108aの構成について説 明する。

【0015】PMOSトランジスタ111のソース電極 には、高位側電源が接続され、電源電圧V。。が入力/ 供給される。PMOSトランジスタ111のドレイン電 極は、NMOSトランジスタ112、113のドレイン 電極に接続されている。NMOSトランジスタ112の ゲート電極には、外部から定電圧V。。」が入力/供給 される。また、NMOSトランジスタ112のソース電 極は、低位側電源に接続されており、通常、接地されて 外部から電圧V。。、が入力/供給される。また、NM OSトランジスタ113のソース電極は、低位側電源に 接続されており、通常、接地されている。

【0016】次に、ミラー回路108bの構成について 説明する。

【0017】 PMOSトランジスタ114のソース電極 には、高位側電源が接続され、電源電圧V_D D が入力/ 供給される。PMOSトランジスタ114のゲート電極 は、PMOSトランジスタ111のドレイン電極に接続 されている。NMOSトランジスタ115のドレイン電 極は、PMOSトランジスタ114のドレイン電極に接 続されている。また、NMOSトランジスタ115のソ 一ス電極は、低位側電源に接続されており、通常、接地 されている。

【0018】次に、リングオシレータ(RO)109の 構成について説明する。

【0019】図12に示されるように、リングオシレー 夕(RO)109は、第1反転差動増幅器109a、第 2 反転差動増幅器 1 0 9 b、第 3 反転差動増幅器 1 0 9 c、第4反転差動増幅器109dを備えている。第1反 転差動増幅器109a、第2反転差動増幅器109b、 第3反転差動增幅器109c、第4反転差動増幅器10 9 dの各々は、PMOSトランジスタ121、122、 123、124、NMOSトランジスタ125、12 6、129を有している。

【0020】第1反転差動增幅器109a、第2反転差 動増幅器109b、第3反転差動増幅器109c、第4 反転差動増幅器109dの各々の構成について説明す

【0021】PMOSトランジスタ121、122、1

23、124のソース電極には、高位側電源が接続さ れ、電源電圧Vooが入力/供給される。PMOSトラ ンジスタ122、123のゲート電極は、PMOSトラ ンジスタ111のドレイン電極とゲート電極に接続され ている。ここで、PMOSトランジスタ111に対し て、PMOSトランジスタ122、123は電流ミラー 回路となっている。NMOSトランジスタ129のゲー ト電極は、NMOSトランジスタ115のドレイン電極 とゲート電極に接続されている。また、NMOSトラン ジスタ129のソース電極は、低位側電源に接続されて 10 おり、通常、接地されている。ここで、NMOSトラン ジスタ115に対して、NMOSトランジスタ129は 電流ミラー回路となっている。NMOSトランジスタ1 29のドレイン電極は、NMOSトランジスタ125、 126のソース電極に接続されている。NMOSトラン ジスタ125のドレイン電極は、PMOSトランジスタ 121、122のドレイン電極、PMOSトランジスタ 121のゲート電極に接続されている。NMOSトラン ジスタ126のドレイン電極は、PMOSトランジスタ 123、124のドレイン電極、PMOSトランジスタ 20 124のゲート電極に接続されている。

【0022】第2反転差動増幅器109bのNMOSトランジスタ125のゲート電極は、第1反転差動増幅器109aのNMOSトランジスタ125のドレイン電極に接続されている。第2反転差動増幅器109bのNMOSトランジスタ126のドレイン電極に接続されている。

【0023】第3反転差動増幅器109cのNMOSトランジスタ125のゲート電極は、第2反転差動増幅器 30109bのNMOSトランジスタ125のドレイン電極に接続されている。第3反転差動増幅器109cのNMOSトランジスタ126のゲート電極は、第2反転差動増幅器109bのNMOSトランジスタ126のドレイン電極に接続されている。

【0024】第4反転差動増幅器109dのNMOSトランジスタ125のゲート電極は、第3反転差動増幅器109cのNMOSトランジスタ125のドレイン電極に接続されている。第4反転差動増幅器109dのNMOSトランジスタ126のゲート電極は、第3反転差動増幅器109cのNMOSトランジスタ126のドレイン電極に接続されている。

【0025】第1反転差動増幅器109aのNMOSトランジスタ125のゲート電極は、第4反転差動増幅器109dのNMOSトランジスタ126のドレイン電極に接続されている。第1反転差動増幅器109aのNMOSトランジスタ126のゲート電極は、第4反転差動増幅器109dのNMOSトランジスタ125のドレイン電極に接続されている。また、第4反転差動増幅器109dのNMOSトランジスタ125のドレイン電極

は、第1出力端子OUT1を介してレベルコンバータ (L-C) 107に接続されている。第4反転差動増幅器109dのNMOSトランジスタ126のドレイン電極は、第2出力端子OUT2を介してレベルコンバータ (L-C) 107に接続されている。

【0026】次に、前述した電圧制御発振器(VCO) 105のパイアスジェネレータ(BG)108及びリングオシレータ(RO)109の動作について図12を参照しながら説明する。ここで、電圧制御発振器(VCO)105に入力される定電圧V。。」には基準レベル、電圧V。。」には制御レベルがバイアスされている。

【0027】まず、パイアスジェネレータ(BG)10 8の加算回路108aの回路動作について説明する。 【0028】図12に示されるように、NMOSトラン ジスタ112は、そのゲートに定電圧V。。」がパイア スされるため、そのパイアスに応じたドレイン電流ID 112を流す。電圧V。。、には、制御レベルがパイア スされるが、今、そのレベルが 0 (V)とすると、NM OSトランジスタ113はOFFしているため (スレッ ショルド電圧に達していないため)、そのドレイン電流 ID113は0(A)である。したがって、PMOSト ランジスタ111のドレイン電流ID111は、ドレイ ン電流ID112とドレイン電流ID113との和であ るが、ドレイン電流 I D 1 1 3 が 0 (A) なので、ドレ イン電流ID112分だけが流れる。PMOSトランジ スタはそのゲートとドレインが同じノードであるため、 飽和領域にあり、ドレイン電流 I D 1 1 1 を流すよう に、そのゲートのレベルは決まる。このレベルはミラー 回路108bのPMOSトランジスタ114、リングオ シレータ (RO) 109における第1反転差動増幅器1 09a、第2反転差動增幅器109b、第3反転差動增 幅器109c、第4反転差動増幅器109dの各々のP MOSトランジスタ122、123のゲートのレベルに なっている。PMOSトランジスタ111に対して、ミ ラー回路108bのPMOSトランジスタ114、リン グオシレータ (RO) 109における第1反転差動増幅 器109a、第2反転差動増幅器109b、第3反転差 動増幅器109c、第4反転差動増幅器109dの各々 のPMOSトランジスタ122、123は電流ミラー回 路を構成しているため、PMOSトランジスタ111の サイズ (PMOSトランジスタ111のしきい値、ゲー ト長、ゲート酸化膜の厚さ、を含む)と、PMOSトラ ンジスタ114、122、123とのサイズ (各PMO Sトランジスタのしきい値、ゲート長、ゲート酸化膜の 厚さ、を含む)の比に応じた電流が、PMOSトランジ スタ114、122、123のドレイン電流となる。 【0029】次に、パイアスジェネレータ(BG)10 8のミラー回路108bの回路動作について説明する。

【0030】NMOSトランジスタ115のドレイン電

50

流ID115は、PMOSトランジスタ111のサイズ (PMOSトランジスタ111のしきい値、ゲート長、 ゲート酸化膜の厚さ、を含む) とPMOSトランジスタ 114とのサイズ (PMOSトランジスタ114のしき い値、ゲート長、ゲート酸化膜の厚さ、を含む)の比に 応じたPMOSトランジスタ114のドレイン電流ID 114分だけが流れる。NMOSトランジスタ115は そのゲートとドレインが同じノードであるため、飽和領 域にあり、ドレイン電流ID115を流すように、その ゲートのレベルは決まる。このレベルは第1反転差動増 10 幅器109a、第2反転差動增幅器109b、第3反転 差動増幅器109c、第4反転差動増幅器109dの各 々のNMOSトランジスタ129のゲートのレベルにな っている。NMOSトランジスタ115に対して、第1 反転差動増幅器109a、第2反転差動増幅器109 b、第3反転差動增幅器109c、第4反転差動增幅器 109dの各々のNMOSトランジスタ129は電流ミ ラー回路を構成しているため、NMOSトランジスタ1 15のサイズ (NMOSトランジスタ115のしきい 値、ゲート長、ゲート酸化膜の厚さ、を含む)と、NM 20 OSトランジスタ129とのサイズ(各NMOSトラン ジスタのしきい値、ゲート長、ゲート酸化膜の厚さ、を 含む)の比に応じた電流が、NMOSトランジスタ12 9のドレイン電流となる。

【0031】制御レベルの電圧V。n、が上がり、そのレベルがNMOSトランジスタ113の閾値以上(NMOSトランジスタ113がONするレベル)になると、NMOSトランジスタ113のドレイン電流ID113が流れる。電圧V。n、が上がれば上がるほどNMOSトランジスタ113のドレイン電流ID113も多く流 30れるため、結果的にPMOSトランジスタ111のドレイン電流ID111も多くなる。従って、電流ミラー回路を構成しているPMOSトランジスタ122、123のドレイン電流、NMOSトランジスタ129のドレイン電流も多くなる。

【0032】次に、リングオシレータ(RO)109の 回路動作について説明する。ここで、第1反転差動増幅 器109a、第2反転差動増幅器109b、第3反転差 動増幅器109c、第4反転差動増幅器109dの各々 の回路動作は同様であるため、第1反転差動増幅器10 40 9aを例として説明する。

【0033】パイアスジェネレータ(BG)108に入力される定電圧V。。」に基準レベルがパイアスされており、電圧V。。」が0レベルとすると、第1反転差動増幅器109aのNMOSトランジスタ129にドレイン電流ID129が流れる。NMOSトランジスタ125、126のソース電極がNMOSトランジスタ129のドレイン電極に共通接続されたところには、NMOSトランジスタ129のドレイン電極に共通接続されたところには、NMOSトランジスタ129のドレイン電流ID129が流れることになる。

【0034】スイッチとして動作する差動回路のNMO Sトランジスタ125、126は、上記のNMOSトラ ンジスタ129のドレイン電流ID129で動作する。 NMOSトランジスタ125、126はその入力される 信号(第4反転差動増幅器109 dからの出力)に応じ たドレイン電流ID125、ID126を流し、能動負 荷であるPMOSトランジスタ121、124に供給す る。NMOSトランジスタ125がON、NMOSトラ ンジスタ126がOFFした場合、NMOSトランジス タ125には電流が流れ、PMOSトランジスタ121 にも電流が流れる。このとき、PMOSトランジスタ1 21のドレイン-ソース電圧VDS121分の電圧降下 が起こり、NMOSトランジスタ125の出力(第2反 転差動増幅器109bのNMOSトランジスタ125へ の入力) はLOWレベルになる。NMOSトランジスタ 126はOFFしているので、NMOSトランジスタ1 26aの出力 (第2反転差動増幅器109bのNMOS トランジスタ126への入力)はHIGHレベルにな

【0035】能動負荷のPMOSトランジスタとして並列に接続されたPMOSトランジスタ122、123は、バイアスジェネレータ(BG)108とミラー構成をしており、そのミラー電流を流すことにより、NMOSトランジスタ125、126がON/OFFしているとき、素早く電流を流す効果がある。出力の立ち上がり、立ち下りを高速に動作させ、高速に発振を促すことができる。

【0036】パイアスジェネレータ(BG)108に入力される電圧V。。。のレベルが上がり、第1反転差動増幅器109のNMOSトランジスタ129のドレイン電流ID129が更に流れるようになると、第1反転差動増幅器109aの回路電流が増える。電流が増えれば、当然、回路の駆動能力も上がり、また、出力負荷(第2反転差動増幅器109bのNMOSトランジスタ125やNMOSトランジスタ126などのゲート容量や配線容量)を充放電する時間も速くなる。つまり、この第1反転差動増幅器109aの遅延時間が短くなる。【0037】次に、リングオシレータ(RO)109の発振器としての動作について説明する。

【0038】第1反転差動増幅器109aのNMOSトランジスタ125がON、NMOSトランジスタ126がOFFしているとき、上述したように、その出力はNMOSトランジスタ125側がLOWレベル、NMOSトランジスタ126側がHIGHレベルとなる。

【0039】第1反転差動増幅器109aからの出力に より、第2反転差動増幅器109bのNMOSトランジ スタ125にはLOWレベルが入力され、NMOSトランジスタ126にはHIGHレベルが入力される。これ により、NMOSトランジスタ125がOFFし、NM 50 OSトランジスタ126がONして、NMOSトランジ

スタ125の出力(第3反転差動増幅器109cのNMOSトランジスタ125cへの入力)はHIGHレベル、NMOSトランジスタ126の出力(第3反転差動増幅器109cのNMOSトランジスタ126への入力)はLOWレベルになる。

【0040】第2反転差動増幅器109bからの出力により、第3反転差動増幅器109cのNMOSトランジスタ125にはHIGHレベルが入力され、NMOSトランジスタ125にはLOWレベルが入力される。これにより、NMOSトランジスタ125がONし、NMO 10Sトランジスタ126がOFFして、NMOSトランジスタ125の出力(第4反転差動増幅器109dのNMOSトランジスタ126の出力(第4反転差動増幅器109dのNMOSトランジスタ126の出力(第4反転差動増幅器109dのNMOSトランジスタ126への入力)はHIGHレベルになる。

【0041】第3反転差動増幅器109cからの出力により、第4反転差動増幅器109dのNMOSトランジスタ125にはLOWレベルが入力され、NMOSトランジスタ126にはHIGHレベルが入力される。これ 20により、NMOSトランジスタ125がOFFし、NMOSトランジスタ126がONして、NMOSトランジスタ125の出力(第1反転差動増幅器109aのNMOSトランジスタ126の出力(第1反転差動増幅器109aのNMOSトランジスタ126の出力(第1反転差動増幅器109aのNMOSトランジスタ125への入力)はLOWレベルになる。

【0042】第4反転差動増幅器109dからの出力により、第1反転差動増幅器109aのNMOSトランジスタ125にはLOWレベルが入力され、NMOSトラ 30ンジスタ126にはHIGHレベルが入力される。これにより、NMOSトランジスタ125がOFFし、NMOSトランジスタ125の出力(第2反転差動増幅器109bのNMOSトランジスタ125への入力)はHIGHレベル、NMOSトランジスタ126の出力(第2反転差動増幅器109bのNMOSトランジスタ126の出力(第2反転差動増幅器109bのNMOSトランジスタ126への入力)はLOWレベルになる。

【0043】最初、第1反転差動増幅器109aのNMOSトランジスタ125がON、NMOSトランジスタ 40126がOFFであったのが、リングを一周(第1反転 差動増幅器109a~第4反転差動増幅器109d)すると、第1反転差動増幅器109aのNMOSトランジスタ125がOFF、NMOSトランジスタ126がONしている。この動作が続くので、発振する。

【0044】電圧制御発振器(VCO) 105 は、前述 ase)では、自走発振周波数 $F_{\bullet, \bullet}$ 。。は約400 した自走発振周波数 $F_{\bullet, \bullet}$ 。。にオフセットを持たせて (MHz) である。これは、符号 Y101 が示す周波数 特性(typ-case)のと比べて約20%ほど遅く イズ成分が含まれた電圧 V_{cool} 。が入力された場合、オ なっている。ところが、電圧 V_{cool} 。が大きくなってい フセットを持たない電圧制御発振器と比べて、前述した S_{ool} 0 き、 V_{ool} 0 のレベルになると、符号 V_{ool} 1 のレベルになると、符号 V_{ool} 2 のレベルになると、符号 V_{ool} 3 を V_{ool} 3 のレベルになると、符号 V_{ool} 4 のレベルになると、符号 V_{ool} 5 のレベルになると、符号 V_{ool} 6 を V_{ool} 7 のレベルになると、符号 V_{ool} 8 を V_{ool} 9 を

発振周波数 F。」。」の変動は小さくできる。 【0045】ここで、従来の電圧制御発振器(VCO)

105の周波数特性について図15を参照しながら説明する。図15は、従来の電圧制御発振器(VCO)の周波数特性を示す図である。

【0046】図15に示されるように、符号Y101は

typ-caseのときの周波数特性を表している。こ のときの自走発振周波数Faioiは約500(MH z) である。typ-caseとは、製造ばらつきがな く、図14に記載のV. 1 o 1 、 V. 1 o 2 、 V 、、。。に対応するNMOSトランジスタのスレッショ ルド電圧V、。やPMOSトランジスタのスレッショル ド電圧V、。などが(正規分布で例示されるばらつきの 中心値であるときの)センターでできたときの特性であ る。しかしながら、製造上のばらつきは存在し、符号Y 101'のようなfast-caseのときの周波数特 性や符号Y101''のようなslow-caseのと きの周波数特性がでてきてしまう。 fast-case とは、V、。やV、。などが低めにできたときの特性で あり、トランジスタが速くONしたり、ゲート長が細か ったり、配線などが細かったりして、寄生容量なども少 なめになり、信号などが速く伝播したりしてしまう。s low-caseとは、V、。やV、。などが高めにで きたときの特性であり、トランジスタが遅くONした り、ゲート長が厚かったり、配線などが長かったりし て、寄生容量なども多めになり、信号などが遅く伝播し たりしてしまう。また、V、。やV、。などが逆にばら つくこともあり得る。

【0047】このような、製造上のばらつきを考慮した 上で、周波数特性を求めた場合、その上限が符号Y10 1'のMAXであり、下限が符号Y101''のMIN になる。符号Y101、が示す周波数特性(fastcase)では、自走発振周波数F。102は約600 (MHz) である。これは、符号Y101が示す周波数 特性(typ-case)のと比べて約20%ほど速く なっている。ところが、電圧V。。、が大きくなってい き、(出力信号 Fvc。に対応する所望の発振周波数 F 。」。」を得るための電圧をV。」。」、V。」。」 < V。,。, < V。。、発振周波数F。,。, を1000 (MHz)として) V。」。」のレベルになると、符号 Y101が示す周波数特性(typ-case)では約 1000 (MHz) になるが、符号Y101' が示す周 波数特性(fast-case)ではtyp-case より55%も速い1550 (MHz) ほどになってしま う。符号Y101''が示す周波数特性(slow-c ase)では、自走発振周波数F。103は約400 (MHz) である。これは、符号Y101が示す周波数 特性(typ-case)のと比べて約20%ほど遅く なっている。ところが、電圧V。。。が大きくなってい

周波数特性(typ-case)では約1000(MHz)になるが、符号Y101 が示す周波数特性(slow-case)ではtyp-caseより40%も遅い600(MHz)ほどになってしまう。

【0048】このように、従来の電圧制御発振器(VCO)105の周波数特性は、自走発振時には20%のばらつきで収まっていたものが、電圧V。。、が大きくなっていくと、そのばらつきが上限側(符号Y101、が示す周波数特性)では55%、下限側(符号Y101、が示す周波数特性)では40%へと大きくなる。これは、電圧制御発振器(VCO)105に主に電流ミラー回路が多く用いられているため、そのチャネル長変調効果により、発振周波数のばらつきも大きくなるからである。最近のLSIでは、トランジスタのサイズが小さくなるとチャネル長変調効果により顕著になる。

【0049】チャネル長変調効果とは、トランジスタの特性上、通常は、そのドレイン電流が飽和するドレイン電圧の範囲(飽和領域)において、ドレイン電圧の増大に応じてドレイン電流が大きくなってしまう効果をいう。この効果によって、ドレイン電圧の変動に応じてド20レイン電流が変動し、発振周波数が変動することになる。

【0050】次に、PLL(Phase-Locked Loop)を例として、従来の電圧制御発振器(VCO)105を用いたPLL回路の構成について図13を参照しながら説明する。図13は、従来の電圧制御発振器(VCO)を用いたPLL回路の構成を示すプロック図である。

【0051】図13に示されるように、PLL回路は、位相周波数比較器 (PFD) 101、チャージポンプ102、ループフィルタ103、オフセット回路 (OFST) 104、電圧制御発振器 (VCO) 105及び分周器106を備えている。

【0052】位相周波数比較器(PFD)101は、入力信号F,。,と分周器106からの帰還信号F,。との位相及び周波数を比較し、これら両信号の誤差を表す増分信号UP及び減分信号DOWNを生成する。入力信号F,。,としては、例えば図示せぬ発振器からのクロック信号が使用される。この位相周波数比較器(PFD)101で生成される増分信号UPは、入力信号F,。,に対する帰還信号F,。の周波数低下分と位相遅れに相当するパルス幅を有する。また、減分信号DOWNは、入力信号F,。,に対する帰還信号F,。の周波数上昇分と位相進みに相当するパルス幅を有する。位相周波数比較器(PFD)101で生成された増分信号UP及び減分信号DOWNはチャージポンプ102に供給される。

【0053】チャージポンプ102はシングル出力のチ ジポンプ102に供給する。チャージポンプ102は、 ヤージポンプであり、増分信号UP及び減分信号DOW 減分信号DOWNに応じた電流を引き込んでループフィ Nの各パルス幅に応じた電流パルスを生成してループフ 50 ルタ103の図示せぬキャパシタを放電させる。これに

ィルタ103に供給する。ループフィルタ103は、チャージポンプ102から供給される電流パルスに応答して例えば図示せぬキャパシタに電荷を蓄積すると共に、図示せぬキャパシタに蓄積された電荷を放電し、上述した電流パルスに応じた電圧V。。、を発生する。このループフィルタ103で発生された電圧V。。、は電圧制御発振器(VCO)105に供給される。

【0054】オフセット回路(OFST)104は、定 電圧V。。」を生成して電圧制御発振器(VCO)10 5のパイアスジェネレータ(BG)108に供給する。 電圧制御発振器(VCO)105のパイアスジェネレー 夕 (BG) 108には、オフセット回路(OFST) 1 04から定電圧V。。」が供給され、ループフィルタ1 03から電圧V。。、が供給される。電圧制御発振器 (VCO) 105は、オフセット回路(OFST) 10 4から供給された定電圧V。。」と、ループフィルタ1 03から供給された電圧V。。、とに応じた周波数で発 振する出力信号Fvc。を生成する。この発振周波数 は、定電圧V。。」の値に応じた電流Ⅰ。。」と、電圧 V。n、の値に応じた電流I。n、とを加算した電流に よって間接的に定まる。電圧制御発振器(VCO)10 5は、ロック状態では入力信号F, 。, の周波数のM倍 (M倍は実数) の周波数で発振する。

【0055】電圧制御発振器 (VCO) 105 で生成された出力信号 F_{vc} 。は、PLL 回路の出力信号として外部に送出されると共に、分周器 106 に供給される。分周器 106 は、出力信号 F_{vc} 。を1/N に分周し、位相周波数比較器 (PFD) 101 に供給する。

【0056】次に、従来の電圧制御発振器 (VCO) 1 05を用いたPLL回路の動作を説明する。

【0057】今、分周器106から位相周波数比較器 (PFD)101に帰還される帰還信号F,。の位相が入力信号F,。,の位相より遅れていると仮定する。この場合、位相周波数比較器 (PFD)101は、周波数低下分と位相遅れに相当するパルス幅を有する増分信号UPを生成し、チャージポンプ102に供給する。チャージポンプ102は、増分信号UPに応じた電流を流出してループフィルタ103の図示せぬキャパシタを充電する。これにより、ループフィルタ103で発生される電圧V。。,は高くなる。その結果、電圧制御発振器 (VCO)105から出力される出力信号Fvc。の発振周波数が上昇すると共に、出力信号Fvc。の位相が進んで入力信号F,。,の位相に近づく。

[0058] 一方、帰還信号F,。の位相が入力信号F,。,の位相より進んでいる場合、位相周波数比較器(PFD)101は、周波数上昇分と位相進みに相当するパルス幅を有する減分信号DOWNを生成し、チャージポンプ102は、減分信号DOWNに応じた電流を引き込んでループフィルタ103の図示せぬキャパシタを放電させる。これに

より、ループフィルタ103から出力される電圧V。。,は低くなる。その結果、電圧制御発振器(VCO)105から出力される出力信号Fvc。の発振周波数が下降すると共に、出力信号Fvc。の位相が遅れて入力信号F,。,の位相に近づく。

【0059】このように、従来の電圧制御発振器(VC O) 105を用いたPLL回路では、出力信号Fvc。 の位相及び周波数と入力信号下、。、の位相及び周波数 とが常に比較され、入力信号Fィ。」に対する出力信号 Fvc。の位相遅れ又は位相進みが存在すればそれらを 10 補正するようにフィードバック制御される。そして、位 相遅れ又は位相進みが所定の範囲内に収束したら、位相 周波数比較器 (PFD) 101は、同一の短いパルス幅 を有する増分信号UP及び減分信号DOWNを生成す る。これにより、ループフィルタ103の図示せぬキャ パシタで充放電される電荷の量が等しくなって平衡し、 このPLL回路はロック状態に入る。このロック状態に おいて、出力信号Fvcoの位相は入力信号Fccoの 位相に合致する。しかし、電圧制御発振器 (VCO) 1 05を用いたPLL回路では、ループフィルタ3から出 20 力された電圧V。。。にノイズ成分が含まれた場合、オ フセット周波数をもたせてあるため、オフセット周波数 をもたせてないものに比べて所望の発振周波数の変動を 小さく抑えることができるが、電流ミラー回路を多く用 いているため、製造上のばらつきによる発振周波数のば らつきを低く抑えられない。

【0060】また、電圧制御発振器 (VCO) を用いた PLL回路として、特開平8-125531号公報で は、外乱によるRF変調信号の位相変動を阻止でき、変 調精度の良好な"周波数シンセサイザ回路"が開示され 30 ている

【0061】この周波数シンセサイザ回路は、電圧制御発振器の出力である局部発振信号の周波数を変動させる原因となる外乱信号に基づいて、その外乱信号による周波数の変動を打ち消すためのオフセット電圧を発生するオフセット信号発生回路と、オフセット信号発生回路からのオフセット電圧をチューニング電圧に加算して電圧制御発振器に供給するオフセット信号加算回路とを備えたことを特徴としている。

【0062】また、特開平11-177416号公報で 40 は、製造条件のばらつきに関係なく、電源変動や温度変化等により電圧信号が変動し、制御特性の変動が生じても発振周波数に影響することなく、ロック外れの生じない"PLL回路"が開示されている。

【0063】このPLL(位相同期ループ)回路は、発振信号と基準信号との位相比較結果の誤差信号から直流の電圧信号を生成する位相同期ループ回路部と、電圧信号のレベルに応答して周波数制御される発振信号を出力する電圧制御発振回路とを備え、製造条件の変動に起因するデバイス特性変化を検討し、対応プロセス変動信号 50

を出力する製造条件検出手段と、プロセス変動信号の供給に応答して電圧信号の中心値を周波数ロック時のレベル近傍となるようオフセットする電圧オフセット手段と を備えることを特徴としている。

【0064】また、"Symposium on VLSI Circuits Digest of Technical Papers (1994)"の129~130ページに記載されたHiromi Notaniらによる論文"A 622-MHz CMOS Phase-Locked Loop with Precharge-Type Phase Frequency Detector"では、位相周波数比較器について詳細に述べられている。

[0065]

【発明が解決しようとする課題】従来の電圧制御発振器 (VCO) 105には電流ミラー回路が多く含まれている。最近のようにサイズの小さいトランジスタを用いると、チャネル長変調効果による変動要因も大きくなるため、従来の電圧制御発振器 (VCO) 105では、電流ミラー回路の段数分だけチャネル長変調効果の分が加わり、発振周波数のばらつきが大きくなる。

【0066】従来の電圧制御発振器(VCO)105 は、上記のように発振周波数のばらつきが大きいため、 次のような問題がある。

【0067】従来の電圧制御発振器(VCO)105 は、製造上のばらつきにチャネル長変調効果が加わるため、発振周波数のばらつきが大きくなる。ゲインが最小の場合に、例えば図15で示された符号Y101'が示す周波数特性において電圧 V_{cn} 、を電源電圧 V_{bn} の値まで上げても、発振周波数が所望の周波数 F_{bn} 。」より小さくなる危険性がある。従って、製造上のばらつきがあっても所望の周波数 F_{bn} 。」を得るためには、従来の電圧制御発振器(VCO)105のゲインを大きくする(周波数特性を急峻にする)ことになる。そうすると、電圧 V_{cn} 、にノイズ成分がのった場合、発振周波数の変動が大きくなる(ジッタが増大してしまう)。

【0068】また、発振周波数の変動を考慮すると、電圧V。。。の範囲内で制御可能な発振周波数の範囲を広く設定することができない。即ち、従来の電圧制御発振器(VCO)105は、最低限抑えられる周波数範囲が確保できず、図15に示したように従来の電圧制御発振器(VCO)105の周波数範囲は符号F。。。である。この周波数範囲F、。。は、符号Y101、が示す周波数F。」。2から、符号Y101、が示す周波数特性において電圧V。。1が電源電圧V。の値のときの発振周波数F。1。1が含まれない。

【0069】本発明の目的は、発振周波数のばらつきを

抑えることができる電圧制御発振器を提供することにある。

【0070】本発明の他の目的は、ジッタが低減される 電圧制御発振器を提供することにある。

【0071】本発明の更に他の目的は、周波数範囲を広くとることができる電圧制御発振器を提供することにある。

[0072]

【課題を解決するための手段】その課題を解決するための手段が、下記のように表現される。その表現中の請求 10 項対応の技術的事項には、括弧()付きで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数・形態又は複数の実施例のうちの少なくとも1つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明白にしている。このような対応・橋渡しを明白にしている。このような対応・橋渡しな明白にしている。このような対応・橋渡しな明白にしている。このような対応・橋渡した明白にしている。このような対応・橋渡した明白にしている。このような対応・橋渡した明白にしている。このような対応・橋渡しない。20

【0073】本発明による電圧制御発振器は、直列に接続されたN(Nは2以上の整数)個の反転差動増幅器(9)の各々は、所定の電圧値の定電圧(V。n,)と制御電圧(V。n,)とに応じて動作する。N個の反転差動増幅器(9)の各々の動作電流は、定電圧(V。n,)に応じた電流とを加算した電流の値で直接定まる。

【0074】Nが2以上の偶数のとき、N個の反転差動増幅器(9)のうちの最終段の反転差動増幅器(9d)の出力は、N個の反転差動増幅器(9)のうちの初段の反転差動増幅器(9a)に反転して戻される。

【0075】Nが3以上の奇数のとき、N個の反転差動増幅器(9)のうちの最終段の反転差動増幅器(9c)の出力は、N個の反転差動増幅器(9)のうちの初段の反転差動増幅器(9a)に戻される。

【0076】本発明による電圧制御発振器は、更に、動作電流を補償するためのバイアスジェネレータ(8)を 40 備えている。このバイアスジェネレータ(8)は、定電圧(V。n,)が入力される制御電極を有し、第1電源及び第2電源の間に直列に接続された第1入力段トランジスタ(12)と、制御電圧(V。n,)が入力される制御電極を有し、第1電源及び第2電源の間に直列に接続され、第1入力段トランジスタ(12)と並列に接続された第2入力段トランジスタ(12)と並列に接続された第2入力段トランジスタ(13)と、第1電源と第1及び第2入力段トランジスタ(12、13)との間に接続された特定トランジスタ(11)とを有する。また、バイアスジェネレータ(58)は、定電圧(V 50

。。」)が入力される制御電極を有し、第1電源及び第2電源の間に直列に接続された第1入力段トランジスタ(12)と、第1電源と第1入力段トランジスタ(1 2)との間に接続された特定トランジスタ(11)とを有する。

【0077】N個の反転差動増幅器(9)の各々は、第 1電源及び第2電源の間に並列に接続された第1及び第 2出力段トランジスタ (25、26) と、定電圧 (V 。。」)が入力される制御電極を有し、第1及び第2出 力段トランジスタ(25、26)と第2電源との間に接 続された第3入力段トランジスタ(27)と、制御電圧 (V。。、) が入力される制御電極を有し、第1及び第 2出力段トランジスタ(25、26)と第2電源との間 に接続され、第3入力段トランジスタ(27)と並列に 接続された第4入力段トランジスタ(28)と、第1電 源と第1出力段トランジスタ (25) との間に直列に接 続され、特定トランジスタ (11) と接続された第1ト ランジスタ (22) と、第1電源と第2出力段トランジ スタ(26)との間に直列に接続され、特定トランジス タ(11)と接続された第2トランジスタ(23)と、 第1電源と第1出力段トランジスタ(25)との間に直 列に接続され、第1トランジスタ(22)と並列に接続 された第3トランジスタ(21)と、第1電源と第2出 カ段トランジスタ(26)との間に直列に接続され、第 2トランジスタ(23)と並列に接続された第4トラン ジスタ(24)とを備えている。

【0078】特定トランジスタ(11)と第1トランジスタ(22)は、電流ミラー回路を構成し、特定トランジスタ(11)と第2トランジスタ(23)は、電流ミ30 ラー回路を構成する。

【0079】N個の反転差動増幅器(79)の各々は、第1電源及び第2電源の間に並列に接続された第1及び第2出力段トランジスタ(25、26)と、定電圧(V。。」)が入力される制御電極を有し、第1及び第2出力段トランジスタ(25、26)と第2電源との間に接続された第1入力段トランジスタ(27)と、制御電圧(V。。」)が入力される制御電極を有し、第1及び第2出力段トランジスタ(25、26)と第2電源との間に接続され、第1入力段トランジスタ(27)と並列に接続された第2入力段トランジスタ(28)と、第1電源と第1出力段トランジスタ(25)との間に直列に接続された抵抗素子(81)と、第1電源と第2出力段トランジスタ(26)との間に直列に接続された抵抗素子(82)とを備えている。

【0080】本発明による電圧制御発振器は、直列に接続されたN個の反転差動増幅器(9)を備えている。N個の反転差動増幅器(9)の各々は、差動部と、差動部に接続され、所定の電圧値の定電圧(V。n,)と制御電圧(V。n,)とによってそれぞれ駆動される電流源50とを有する。

【0081】本発明による電圧制御発振器は、所定の電 圧値の定電圧(V。。i)によってオフセット周波数を 与えるオフセット手段と、制御電圧(Vcac)に比例 して定まる周波数を制御して所望の周波数を決定する制 御手段とを備えている。周波数は、定電圧(Vcn) と制御電圧(Vcn,)とによって直接定まる。

【0082】本発明によるPLL回路は、外部からの入 カ信号(Fィ。ィ)と、帰還信号(Fィ。)との位相及 び周波数を比較し、比較の結果に基づいて制御電圧(V 。 n 、) を生成する制御電圧生成器 (1、2、3) と、 所定の電圧値の定電圧(V。。」)を生成するオフセッ ト回路(4)と、オフセット回路(4)からの定電圧 (V。。」) に応じた電流と、制御電圧生成器(1、 2、3)からの制御電圧(V.,,)に応じた電流とを 加算し、加算した電流の値に応じた周波数で発振する出 力信号(Fvco)を生成する電圧制御発振器(5) と、電圧制御発振器(5)からの出力信号(Fvco) を分周して制御電圧生成器(1、2、3)に帰還信号 (F, 。) としてフィードバックする分周器(6) とを 備えている。電圧制御発振器(5)は、直列に接続され 20 たN(Nは2以上の整数)個の反転差動増幅器(9)を 備えている。N個の反転差動増幅器(9)の各々は、定 電圧(V。。」)と制御電圧(V。。。)とに応じて動 作する。N個の反転差動増幅器(9)の各々の動作電流 は、定電圧(V。。」)に応じた電流と、制御電圧(V 。。。) に応じた電流とを加算した電流の値で直接定ま る。

【0083】Nが2以上の偶数のとき、N個の反転差動 増幅器(9)のうちの最終段の反転差動増幅器(9d) の出力は、N個の反転差動増幅器 (9) のうちの初段の 30 反転差動増幅器 (9 a) に反転して戻される。

【0084】Nが3以上の奇数のとき、N個の反転差動 増幅器(9)のうちの最終段の反転差動増幅器(9d) の出力は、N個の反転差動増幅器(9)のうちの初段の 反転差動増幅器(9 a)に戻される。

【0085】電圧制御発振器(5)は、動作電流を補償 するためのパイアスジェネレータ(8)を更に備えてい る。このパイアスジェネレータ(8)は、定電圧(V 。。」)が入力される制御電極を有し、第1電源及び第 2電源の間に直列に接続された第1入力段トランジスタ 40 (12) と、制御電圧(V。。、) が入力される制御電 極を有し、第1電源及び第2電源の間に直列に接続さ れ、第1入力段トランジスタ(12)と並列に接続され た第2入力段トランジスタ(13)と、第1電源と第1 及び第2入力段トランジスタ(12、13)との間に接 統された特定トランジスタ (11) とを有する。また、 パイアスジェネレータ(58)は、定電圧(V。。」) が入力される制御電極を有し、第1電源及び第2電源の 間に直列に接続された第1入力段トランジスタ(12)

に接続された特定トランジスタ(11)とを有する。 【0086】N個の反転差動増幅器(9)の各々は、第 1電源及び第2電源の間に並列に接続された第1及び第 2出力段トランジスタ (25、26) と、定電圧 (V 。。」)が入力される制御電極を有し、第1及び第2出 力段トランジスタ(25、26)と第2電源との間に接 続された第3入力段トランジスタ(27)と、制御電圧 (V.。.) が入力される制御電極を有し、第1及び第 2出力段トランジスタ(25、26)と第2電源との間 10 に接続され、第3入力段トランジスタ(27)と並列に 接続された第4入力段トランジスタ(28)と、第1電 源と第1出力段トランジスタ(25)との間に直列に接 続され、特定トランジスタ(11)と接続された第1ト ランジスタ(22)と、第1電源と第2出力段トランジ スタ(26)との間に直列に接続され、特定トランジス タ(11)と接続された第2トランジスタ(23)と、 第1電源と第1出力段トランジスタ(25)との間に直 列に接続され、第1トランジスタ(22)と並列に接続 された第3トランジスタ(21)と、第1電源と第2出 カ段トランジスタ(26)との間に直列に接続され、第 2トランジスタ(23)と並列に接続された第4トラン ジスタ (24) とを備えている。

【0087】特定トランジスタ(11)と第1トランジ スタ (22) は、電流ミラー回路を構成し、特定トラン ジスタ(11)と第2トランジスタ(23)は、電流ミ ラー回路を構成する。

【0088】N個の反転差動増幅器(79)の各々は、 第1電源及び第2電源の間に並列に接続された第1及び 第2出力段トランジスタ(25、26)と、定電圧(V 。。。)が入力される制御電極を有し、第1及び第2出 力段トランジスタ(25、26)と第2電源との間に接 続された第1入力段トランジスタ (27) と、制御電圧 (V。。。) が入力される制御電極を有し、第1及び第 2出力段トランジスタ(25、26)と第2電源との間 に接続され、第1入力段トランジスタ(27)と並列に 接続された第2入力段トランジスタ(28)と、第1電 源と第1出力段トランジスタ(25)との間に直列に接 続された抵抗素子(81)と、第1電源と第2出力段ト ランジスタ(26)との間に直列に接続された抵抗素子 (82) とを備えている。

【0089】本発明によるPLL回路は、外部からの入 カ信号(F,。,)と、帰還信号(F,。)との位相及 び周波数を比較し、比較の結果に基づいて制御電圧(V 。。、)を生成する制御電圧生成器(1、2、3)と、 所定の電圧値の定電圧(Vcn))を生成するオフセッ ト回路(4)と、オフセット回路(4)からの定電圧 (V。n)に応じた電流と、制御電圧生成器(1、 2、3)からの制御電圧(V。n,)に応じた電流とを 加算し、加算した電流の値に応じた周波数で発振する出 と、第1電源と第1入力段トランジスタ(12)との間 50 力信号 (Fvco) を生成する電圧制御発振器 (5)

と、電圧制御発振器 (5) からの出力信号 (Fv c o) を分周して制御電圧生成器(1、2、3)に帰還信号 (F,。) としてフィードパックする分周器(6) とを 備えている。電圧制御発振器(5)は、直列に接続され たN個の反転差動増幅器(9)を備えている。N個の反 転差動増幅器(9)の各々は、差動部と、差動部に接続 され、所定の電圧値の定電圧(V。。」)と制御電圧 (V. 。、) とによってそれぞれ駆動される電流源とを 有する。

【0090】本発明によるPLL回路は、外部からの入 10 カ信号(Fィ。ィ)と、帰還信号(Fィ。)との位相及 び周波数を比較し、比較の結果に基づいて制御電圧(V 。。。)を生成する制御電圧生成器(1、2、3)と、 所定の電圧値の定電圧(Vcni)を生成するオフセッ ト回路(4)と、オフセット回路(4)からの定電圧 (V。。」) に応じた電流と、制御電圧生成器(1、 2、3)からの制御電圧(V。n,)に応じた電流とを 加算し、加算した電流の値に応じた周波数で発振する出 力信号(Fvco)を生成する電圧制御発振器(5) と、電圧制御発振器(5)からの出力信号(Fvco) を分周して制御電圧生成器(1、2、3)に帰還信号 (F, b) としてフィードバックする分周器(6) とを 備えている。電圧制御発振器(5)は、定電圧(V 。。」)によってオフセット周波数を与えるオフセット 手段と、制御電圧(V。。、)に比例して定まる周波数 を制御して所望の周波数を決定する制御手段とを備えて いる。周波数は、定電圧(V。。」)と制御電圧(V 。。、)とによって直接定まる。本発明によるPLL回 路は、電圧制御発振器(5)に限らず、電圧制御発振器 (55)、電圧制御発振器(75)でも実施可能であ

[0091]

【発明の実施の形態】添付図面を参照して、本発明によ る電圧制御発振器の実施の形態を以下に説明する。

【0092】 (実施の形態1) 図1は、本実施の形態1 に係る電圧制御発振器(VCO)の構成を示す回路図で ある。

【0093】図1に示されるように、実施の形態1に係 る電圧制御発振器 (VCO) 5は、パイアスジェネレー 夕(BG) 8、リングオシレータ(RO) 9、レベルコ 40 ンパータ(L-C)7を備えている。

【0094】パイアスジェネレータ(BG)8及びリン グオシレータ (RO) 9には、外部から所定の電圧値の 定電圧V。。、、電圧V。。、が供給/入力される。ま た、パイアスジェネレータ (BG) 8 及びリングオシレ ータ (RO) 9 には外部から電源電圧が供給/入力され る。パイアスジェネレータ(BG)8の出力は、リング オシレータ (RO) 9に供給/入力される。

【0095】リングオシレータ(RO)9は、N個の反 転差動増幅器を備えている。ここで、Nは2以上の整数 50 CO)5を動作させる外部からの電源電圧V。。(例え

である。N個の反転差動増幅器の各々は、外部からの定 電圧V。。」と外部からの電圧V。。」とに応じて動作 する。N個の反転差動増幅器の各々の動作電流は、定電 圧V。。」の値に応じた電流I。。」と、電圧V。。。 の値に応じた電流Ⅰ。。、とを加算した電流で直接定ま る。パイアスジェネレータ (BG) 8は、外部からの定 電圧V。。」の値に応じた電流1。。」と、外部からの 電圧V。。、の値に応じた電流Ⅰ。。、とを加算した電 流によってリングオシレータ (RO) 9の動作電流を補 償する。補償とは、リングオシレータ(RO)9のスイ ッチとして働くトランジスタがON/OFFしていると き、素早く電流を流し、発振波形の立ち上がり、立下り を高速に動作させ(急峻にして)、高速に発振を促すこ とをいう。この補償により、高周波数特性を改善するこ と、即ち、追従性をよくすることができる。

【0096】また、リングオシレータ(RO)9は、定 電圧Vcniによってオフセット周波数を与え、電圧V 。。、に比例して定まる発振周波数を制御して所望の発 振周波数を決定する。所望の発振周波数は、定電圧V 。n」の値に応じた電流I。n」と、電圧V。n、の値 に応じた電流Ⅰ。。」とを加算した電流によって直接定 まる。リングオシレータ (RO) 9は、決定された所望 の発振周波数に対応する電圧の振幅のうち最大ピークを 表す最大電圧V。υτι及び最小ピークを表す最小電圧 Vour 2 の一方を第1出力端子OUT1を介してレベ ルコンパータ(L-C) 7に供給し、最大電圧V о u т 」及び最小電圧V。 u т 2 の他方を第2出力端子 OUT2を介してレベルコンパータ(L-C)7に供給 する。

【0097】レベルコンバータ(L-C)7は、最小電 圧V。υτ2と最大電圧V。υτ1との間の振幅をCM OSレベル (例えば、0 (V) ~電源電圧にするように するなど) まで増加させて出力信号 Fvco を生成す る。レベルコンパータ(L-C) 7で生成された出力信 号Fvcoは、電圧制御発振器(VCO)5の出力信号 として外部に送出される。

【0098】ここで、電圧制御発振器(VCO)5によ り生成される出力信号Fvcoに対応する発振周波数つ いて図4を参照しながら説明する。図4は、出力信号F v c o と電圧 V c o 以係を示す図である。

【0099】図4に示されるように、通常、電圧制御発 振器 (VCO) で生成される出力信号 Fvc。と電圧 V 。。、の関係(周波数特性)を示す符号X1は、電圧制 御発振器(VCO)5に含まれる電圧V。』、を入力す る後述のトランジスタのスレッショルド電圧V。i より 大きくなると、出力信号Fvc。の発振周波数が0(H 2) より大きくなるような線形性を表している。電圧制 御発振器(VCO) 5は、スレッショルド電圧V

。」(例えば、0.5(V))から電圧制御発振器(V)

26

ば、2.5 (V)) までの範囲の電圧V。。 に比例し て定まる発振周波数を制御して所望の発振周波数F v c o 'を決定する。このとき、出力信号 F v c o に対 応する所望の発振周波数F。」を得るための電圧はV 。」とする (V。」 < V。」 < V 。 。)。

【0100】しかし、電圧V。」が外部からのノイズ成 分の干渉を受けて変動する場合、符号X1が示す周波数 特性の傾きが急峻であるため、所望の発振周波数下。」 は周波数特性の傾きに応じて変動が大きくなる(ジッタ が増大する)。

【0101】この発振周波数下。」の大きな変動を抑え るため、電圧制御発振器 (VCO) 5は、リングオシレ ータ (RO) 9 が定電圧V。。」分の電流を加算してオ フセット周波数をもたせていることにより、周波数が0 (Hz) より大きく、かつ、所望の周波数F。」より小 さい周波数F。」を基準周波数(自走発振周波数)とす ることで符号X1が示す周波数特性の傾きを綴くした符 号Y1が示す周波数特性を生成することができる。

【0102】次に、前述したNが2以上の偶数のときに おける、実施の形態1に係る電圧制御発振器(VCO) 5のパイアスジェネレータ(BG)8及びリングオシレ ータ (RO) 9の構成について図1を参照しながら詳細 に説明する。

【0103】図1に示されるように、パイアスジェネレ ータ(BG) 8は、PチャネルMOSトランジスタ1 1、NチャネルMOSトランジスタ12、13を有して いる。以下、PチャネルMOSトランジスタをPMOS トランジスタと称し、NチャネルMOSトランジスタを NMOSトランジスタと称す。PMOSトランジスタ1 1のソース電極には、高位側電圧源が接続され、電源電 30 圧V_D が入力/供給される。PMOSトランジスタ1 1のドレイン電極は、NMOSトランジスタ12、13 のドレイン電極に接続されている。NMOSトランジス タ12のゲート電極には、外部から定電圧V。。」 が入 カ/供給される。また、NMOSトランジスタ12のソ ース電極は、低位側電源に接続されており、通常、接地 されている。NMOSトランジスタ13のゲート電極に は、外部から電圧V。。、が入力/供給される。また、 NMOSトランジスタ13のソース電極は、低位側電源 に接続されており、通常、接地されている。

【0104】次に、リングオシレータ(RO)9の構成 について説明する。

【0105】図1に示されるように、リングオシレータ (RO) 9は、Nが4のとき、第1反転差動増幅器9 a、第2反転差動増幅器9b、第3反転差動増幅器9 c、第4反転差動増幅器9dを備えている。第1反転差 動増幅器9a~第4反転差動増幅器9dの各々は、差動 部としてPMOSトランジスタ21、22、23、2 4、NMOSトランジスタ25、26を有し、差動部に れるNMOSトランジスタ27、電圧V。。。によって 駆動されるNMOSトランジスタ28を有している。

【0106】第1反転差動增幅器9a~第4反転差動增 幅器9 d の各々の構成について説明する。

【0107】PMOSトランジスタ21、22、23、 24のソース電極には、高位側電圧源が接続され、電源 電圧Vը が入力/供給される。PMOSトランジスタ 22、23のゲート電極は、PMOSトランジスタ11 のドレイン電極とゲート電極に接続されている。ここ 10 で、パイアスジェネレータ(BG)8のPMOSトラン ジスタ11に対して、PMOSトランジスタ22、23 は電流ミラー回路となっている。NMOSトランジスタ 27のゲート電極には、外部から定電圧V。。」が入力 /供給される。また、NMOSトランジスタ27のソー ス電極は、低位側電源に接続されており、通常、接地さ れている。NMOSトランジスタ28のゲート電極に は、外部から電圧V。。。が入力/供給される。また、 NMOSトランジスタ28のソース電極は、低位側電源 に接続されており、通常、接地されている。NMOSト ランジスタ28のドレイン電極は、NMOSトランジス タ27のドレイン電極、NMOSトランジスタ25、2 6のソース電極に接続されている。NMOSトランジス タ25のドレイン電極は、PMOSトランジスタ21、 22のドレイン電極、PMOSトランジスタ21のゲー ト電極に接続されている。NMOSトランジスタ26の ドレイン電極は、PMOSトランジスタ23、24のド レイン電極、PMOSトランジスタ24のゲート電極に 接続されている。

【0108】第2反転差動増幅器9bのNMOSトラン ジスタ25のゲート電極は、第1反転差動増幅器9aの NMOSトランジスタ25のドレイン電極に接続されて いる。第2反転差動増幅器9bのNMOSトランジスタ 26のゲート電極は、第1反転差動増幅器9aのNMO Sトランジスタ26のドレイン電極に接続されている。 【0109】第3反転差動増幅器9cのNMOSトラン ジスタ25のゲート電極は、第2反転差動増幅器9bの NMOSトランジスタ25のドレイン電極に接続されて いる。第3反転差動増幅器9cのNMOSトランジスタ 26のゲート電極は、第2反転差動増幅器9bのNMO 40 Sトランジスタ26のドレイン電極に接続されている。 【0110】第4反転差動増幅器9dのNMOSトラン ジスタ25のゲート電極は、第3反転差動増幅器9cの NMOSトランジスタ25のドレイン電極に接続されて いる。第4反転差動増幅器9dのNMOSトランジスタ 26のゲート電極は、第3反転差動増幅器9cのNMO Sトランジスタ26のドレイン電極に接続されている。 【0111】第1反転差動増幅器9aのNMOSトラン ジスタ25のゲート電極は、第4反転差動増幅器9dの NMOSトランジスタ26のドレイン電極に接続されて 接続された電流源として定電圧V。。」によって駆動さ 50 いる。第1反転差動増幅器9aのNMOSトランジスタ

26のゲート電極は、第4反転差動増幅器9dのNMO Sトランジスタ25のドレイン電極に接続されている。 また、第4反転差動増幅器9dのNMOSトランジスタ 25のドレイン電極は、第1出力端子OUT1を介して レベルコンバータ (L-C) 7に接続されている。第4 反転差動増幅器 9 dのNMOSトランジスタ 2 6 のドレ イン電極は、第2出力端子OUT2を介してレベルコン パータ(L-C)7に接続されている。

【0112】次に、前述した電圧制御発振器(VCO) 5のパイアスジェネレータ (BG) 8及びリングオシレ 10 ータ(RO)9の動作について図1を参照しながら説明 する。ここで、電圧制御発振器(VCO)5に入力され る定電圧V。。」には基準レベル、電圧V。。、には制 御レベルがバイアスされている。

【0113】まず、バイアスジェネレータ (BG) 8の 回路動作について説明する。

【0114】図1に示されるように、NMOSトランジ スタ12は、そのゲートに定電圧V。。」がバイアスさ れるため、そのパイアスに応じたドレイン電流ID12 を流す。電圧V。n,には、制御レベルがパイアスされ 20 るが、今、そのレベルが 0 (V) とすると、NMOSト ランジスタ13はOFFしているため(スレッショルド 電圧に達していないため)、そのドレイン電流 I D 1 3 は0(A)である。したがって、PMOSトランジスタ 11のドレイン電流 ID11は、ドレイン電流 ID12 とドレイン電流ID13との和であるが、ドレイン電流 ID13が0(A)なので、ドレイン電流 ID12分だ けが流れる。PMOSトランジスタはそのゲートとドレ インが同じノードであるため、飽和領域にあり、ドレイ ン電流 ID11を流すように、そのゲートのレベルは決 30 まる。このレベルはリングオシレータ(RO)109に おける第1反転差動増幅器109a、第2反転差動増幅 器109b、第3反転差動増幅器109c、第4反転差 動増幅器109dの各々のPMOSトランジスタ22、 23のゲートのレベルになっている。PMOSトランジ スタ11に対して、第1反転差動増幅器109a、第2 反転差動増幅器109b、第3反転差動増幅器109 c、第4反転差動増幅器109dの各々のPMOSトラ ンジスタ22、23は電流ミラー回路を構成しているた め、PMOSトランジスタ11のサイズ(PMOSトラ 40 ンジスタ11のしきい値、ゲート長、ゲート酸化膜の厚 さ、を含む)と、PMOSトランジスタ22、23との サイズ(各PMOSトランジスタのしきい値、ゲート 長、ゲート酸化膜の厚さ、を含む)の比に応じた電流 が、PMOSトランジスタ22、23のドレイン電流と なる。このPMOSトランジスタ11は、定電圧V 。。」の値に応じた電流 I。。」と、電圧 V。。、の値 に応じた電流Icn、とを加算した電流により、リング オシレータ (RO) 9の動作電流を補償する。

レベルがNMOSトランジスタ13の閾値以上(NMO Sトランジスタ13がONするレベル)になると、NM OSトランジスタ13のドレイン電流ID13が流れ る。電圧V。。、が上がれば上がるほどNMOSトラン ジスタ13のドレイン電流ID13も多く流れるため、 結果的にPMOSトランジスタ11のドレイン電流ID 11も多くなる。従って、電流ミラー回路を構成してい るPMOSトランジスタ22、23のドレイン電流も多

【0116】次に、リングオシレータ(RO)9の回路 動作について説明する。ここで、第1反転差動増幅器9 a~第4反転差動増幅器9dの各々の回路動作は同様で あるため、第1反転差動増幅器9aを例として説明す

【0117】定電圧V。。」に基準レベルがパイアスさ れており、電圧V。。、が0レベルとするとNMOSト ランジスタ27にドレイン電流ID27が流れ、NMO Sトランジスタ28はオフしているためドレイン電流Ⅰ D28は流れない。NMOSトランジスタ25、26の ソース電極がNMOSトランジスタ27、28のドレイ ン電極に共通接続されたところには、NMOSトランジ スタ27のドレイン電流ID27が流れることになる。 【0118】スイッチとして動作する差動回路のNMO Sトランジスタ25、26は、上記のNMOSトランジ スタ27のドレイン電流 ID27で動作する。NMOS トランジスタ25、26はその入力される信号(第4反 転差動増幅器9 dからの出力) に応じたドレイン電流 I D25、ID26を流し、能動負荷であるPMOSトラ ンジスタ21、24に供給する。NMOSトランジスタ 25がON、NMOSトランジスタ26がOFFした場 合、NMOSトランジスタ25には電流が流れ、PMO Sトランジスタ21にも電流が流れる。このとき、PM OSトランジスタ21のドレイン-ソース電圧VDS2 1分の電圧降下が起こり、NMOSトランジスタ25の 出力(第2反転差動増幅器9bのNMOSトランジスタ 25への入力) はLOWレベルになる。NMOSトラン ジスタ26はOFFしているので、NMOSトランジス タ26の出力(第2反転差動増幅器96のNMOSトラ ンジスタ26への入力)はHIGHレベルになる。これ により、リングオシレータ(RO)9は、定電圧V 。。」の値に応じた電流 I 。。」と、電圧 V 。。」の値 に応じた電流I。。、とを加算した電流の値に応じた発 振周波数を生成する。発振周波数の振幅は約0.7 Vぐ らいの小振幅である。

【0119】能動負荷のPMOSトランジスタとして並 列に接続されたPMOSトランジスタ22、23は、パ イアスジェネレータ(BG)8とミラー構成をしてお り、そのミラー電流を流すことにより、NMOSトラン ジスタ25、26がON/OFFしているとき、案早く 【0115】制御レベルの電圧V。』、が上がり、その 50 電流を流す効果があり、出力の立ち上がり、立ち下りを

高速に動作させ、高速に発振を促すことができる。

【0 1 2 0】電圧V。。、のレベルが上がり、NMOS トランジスタ28がONし、NMOSトランジスタ28 のドレイン電流 ID28が流れるようになると、第1反 転差動増幅器9aの回路電流が増える。電流が増えれ ば、当然、回路の駆動能力も上がり、また、出力負荷 (第2反転差動増幅器9bのNMOSトランジスタ25 やNMOSトランジスタ26などのゲート容量や配線容 **量)を充放電する時間も速くなる。つまり、この第1反** 転差動増幅器9aの遅延時間が短くなる。

【0121】次に、リングオシレータ(RO)9の発振 器としての動作について説明する。

【0122】第1反転差動増幅器9aのNMOSトラン ジスタ25がON、NMOSトランジスタ26がOFF しているとき、上述したように、その出力はNMOSト ランジスタ25側がLOWレベル、NMOSトランジス タ26側がHIGHレベルとなる。

【0123】第1反転差動増幅器9aからの出力によ り、第2反転差動増幅器9bのNMOSトランジスタ2 5にはLOWレベルが入力され、NMOSトランジスタ 20 26にはHIGHレベルが入力される。これにより、N MOSトランジスタ25がOFFし、NMOSトランジ スタ26がONして、NMOSトランジスタ25の出力 (第3反転差動増幅器9cのNMOSトランジスタ25 への入力) はHIGHレベル、NMOSトランジスタ2 6の出力(第3反転差動増幅器9cのNMOSトランジ スタ26への入力) はLOWレベルになる。

【0124】第2反転差動増幅器9bからの出力によ り、第3反転差動増幅器9cのNMOSトランジスタ2 5にはHIGHレベルが入力され、NMOSトランジス 30 タ26にはLOWレベルが入力される。これにより、N MOSトランジスタ25がONし、NMOSトランジス タ26がOFFして、NMOSトランジスタ25の出力 (第4反転差動増幅器9dのNMOSトランジスタ25 への入力)はLOWレベル、NMOSトランジスタ26 の出力(第4反転差動増幅器9dのNMOSトランジス タ26への入力)はHIGHレベルになる。

【0125】第3反転差動増幅器9cからの出力によ り、第4反転差動増幅器9dのNMOSトランジスタ2 5にはLOWレベルが入力され、NMOSトランジスタ 40 26にはHIGHレベルが入力される。これにより、N MOSトランジスタ25がOFFし、NMOSトランジ スタ26がONして、NMOSトランジスタ25の出力 (第1反転差動増幅器9aのNMOSトランジスタ26 への入力) はHIGHレベル、NMOSトランジスタ2 6の出力(第1反転差動増幅器9aのNMOSトランジ スタ25への入力)はLOWレベルになる。

【0126】第4反転差動増幅器9 dからの出力によ り、第1反転差動増幅器9aのNMOSトランジスタ2 5にはLOWレベルが入力され、NMOSトランジスタ 50 case)では、自走発振周波数F。2 は約600(M

26にはHIGHレベルが入力される。これにより、N MOSトランジスタ25がOFFし、NMOSトランジ スタ26がONして、NMOSトランジスタ25の出力 (第2反転差動増幅器9bのNMOSトランジスタ25 への入力) はHIGHレベル、NMOSトランジスタ2 6の出力(第2反転差動増幅器96のNMOSトランジ スタ26への入力)はLOWレベルになる。

【0127】最初、第1反転差動増幅器9aのNMOS トランジスタ25がON、NMOSトランジスタ26が 10 OFFであったのが、リングを一周(第1反転差動増幅 器9a~第4反転差動増幅器9d) すると、第1反転差 動増幅器 9 a のNMOSトランジスタ 2 5 がOFF、N MOSトランジスタ26がONしている。即ち、最終段 の第4反転差動増幅器9 d の出力は、初段の第1反転差 動増幅器9aに反転して戻される。この動作が続くの で、発振する。上述したように、電圧V。。、のレベル が上がると、第1反転差動増幅器9a~第4反転差動増 幅器9dの各々の遅延時間が短くなるため、発振周波数 が高くなる。

【0128】また、前述したNが3以上の奇数の場合、 Nが3とき、図2に示されるように、第3反転差動増幅 器9cのNMOSトランジスタ25のドレイン電極は、 第1反転差動増幅器9aのNMOSトランジスタ25の ゲート電極と、第1出力端子OUT1を介してレベルコ ンパータ(L-C) 7とに接続されている。また、NM OSトランジスタ26のドレイン電極は、第1反転差動 増幅器9aのNMOSトランジスタ26のゲート電極 と、第2出力端子OUT2を介してレベルコンパータ (L-C) 7とに接続されている。即ち、最終段の第3 反転差動増幅器 9 c の出力は、初段の第 1 反転差動増幅 器9aに戻される。

【0129】電圧制御発振器(VCO)5は、前述した 自走発振周波数F。」にオフセットを持たせているた め、周波数特性の傾きを綴くできる。従って、ノイズ成 分が含まれた電圧V。。、が入力された場合、オフセッ トを持たない電圧制御発振器と比べて、前述した発振周 波数F。」の変動は小さくできる。

【0130】ここで、実施の形態1に係る電圧制御発振 器(VCO)5の周波数特性について図5を参照しなが ら説明する。図5は、本実施の形態1に係る電圧制御発 振器(VCO)の周波数特性を示す図である。

【0131】図5に示されるように、符号Y1はtyp -caseのときの周波数特性を表している。このとき の自走発振周波数F。」は約500 (MHz) である。 また、製造上のばらつきにより、符号Y1'のようなf ast-caseのときの周波数特性や符号Y1''の ようなSIow-caseのときの周波数特性が存在す

【0132】符号Y1'が示す周波数特性(fast-

Hz) である。電圧V。。、が大きくなっていき、(出 カ信号Fvc。に対応する所望の発振周波数F。1 を得 るための電圧をV。」、V。」<V。」<V。。、発振 周波数F。, を1000 (MHz) として) V。, のレ ベルになると、符号Y1が示す周波数特性(typ-c ase) では約1000 (MHz) になり、符号Y1' が示す周波数特性(fast-case)ではtypcaseより40%ほど速い1400 (MHz) になっ ている。符号Y1''が示す周波数特性(slow-c z) である。電圧V。。、が大きくなっていき、V。」 のレベルになると、符号Y1が示す周波数特性(typ -case)では約1000 (MHz) になり、符号Y 1'' が示す周波数特性 (slow-case) では t yp-caseより30%ほど遅い600 (MHz) に なっている。

【0133】このように、電圧V。。、が大きくなって いくと、従来の電圧制御発振器(VCO)105の周波 数特性では、電圧V。。、が大きくなっていくと、その ばらつきが上限側(符号Y101'が示す周波数特性) で55%、下限側(符号Y101''が示す周波数特 性)で40%へと大きくなるのに対して、電圧制御発振 器(VCO)5の周波数特性では、そのばらつきが上限 側(符号Y1、が示す周波数特性)で40%、下限側 (符号Y1''が示す周波数特性)で30%に改善され ている。電圧制御発振器 (VCO) 5は、必要最小限に 電流ミラー回路を用いているため、チャネル長変調効果 の影響も少なくて済み、発振周波数のばらつきを抑える ことができる。また、電圧制御発振器(VCO)5は、 電圧制御発振器(VCO)5のゲインを大きくする必要 30 グオシレータ(RO)9に供給する。電圧制御発振器 がないのでジッタが低減される。また、電圧制御発振器 (VCO) 5は、例えば図5で示された符号Y1''が 示す周波数特性において電圧V。。、を電源電圧VDD の値まで上げてなくても、最低限抑えられる周波数範囲 F, を確保できる。この周波数範囲F, は、符号Y1' が示す周波数特性における自走発振周波数F。2から、 符号Y1''が示す周波数特性において電圧V。。、が 電源電圧V_Dの値のときの発振周波数までを表し、周 波数範囲F」には所望の発振周波数F。」が含まれてい る。従って、電圧制御発振器(VCO)5は、発振周波 40 数の変動を考慮すると、電圧V。。。の範囲内で制御可 能な発振周波数の範囲を広く設定することができる。

【0134】次に、PLL (Phase-Locked Loop)を例として、実施の形態1に係る電圧制御 発振器(VCO)5を用いたPLL回路の構成について 図3を参照しながら説明する。図3は、本実施の形態1 に係る電圧制御発振器(VCO)を用いたPLL回路の 構成を示すプロック図である。

【0135】図3に示されるように、PLL回路は、位 相周波数比較器 (PFD) 1、チャージポンプ2、ルー 50 プフィルタ3、オフセット回路(OFST)4、電圧制 御発振器(VCO)5及び分周器6を備えている。

【0136】位相周波数比較器 (PFD) 1は、入力信 号下、。,と分周器6からの帰還信号下,。との位相及 び周波数を比較し、これら両信号の誤差を表す増分信号 (上昇指示信号) UP及び減分信号(下降指示信号) D OWNを生成する。入力信号Freeにとしては、例えば 図示せぬ発振器からのクロック信号が使用される。この 位相周波数比較器 (PFD) 1 で生成される増分信号U ase)では、自走発振周波数F。3は約400 (MH 10 Pは、入力信号F,。1に対する帰還信号F15の周波 数低下分と位相遅れに相当するパルス幅を有する。ま た、減分信号DOWNは、入力信号F,。,に対する帰 還信号下、。の周波数上昇分と位相進みに相当するパル ス幅を有する。位相周波数比較器 (PFD) 1 で生成さ れた増分信号UP及び減分信号DOWNはチャージポン プ2に供給される。

> 【0137】チャージポンプ2はシングル出力のチャー ジポンプであり、増分信号UP及び減分信号DOWNの 各パルス幅に応じた電流パルスを生成してループフィル 20 夕3に供給する。ループフィルタ3は、チャージポンプ 2から供給される電流パルスに応答して例えば図示せぬ キャパシタに電荷を蓄積すると共に、図示せぬキャパシ 夕に蓄積された電荷を放電し、上述した電流パルスに応 じた電圧V。。。を発生する。このループフィルタ3で 発生された電圧V。。、は電圧制御発振器(VCO)5 に供給される。

【0138】パイアス回路であるオフセット回路(OF ST) 4は、定電圧V。。」を生成して電圧制御発振器 (VCO) 5のパイアスジェネレータ(BG) 8、リン (VCO) 5のパイアスジェネレータ(BG) 8、リン グオシレータ (RO) 9には、オフセット回路 (OFS T) 4から定電圧Vcanが供給され、ループフィルタ 3から電圧V。。、が供給される。電圧制御発振器(V CO) 5は、オフセット回路(OFST) 4から供給さ れる定電圧V。。。の値に応じた電流I。。」と、ルー プフィルタ3から供給される電圧V。。、の値に応じた 電流Ⅰ。。、とを加算し、加算した電流に応じた周波数 で発振する出力信号 Fvco を生成する。この発振周波 数は、定電圧V。。」の値に応じた電流I。。」と、電 圧V。。、の値に応じた電流Ⅰ。。、とを加算した電流 によって直接定まる。電圧制御発振器(VCO)5は、 ロック状態では入力信号F、。、の周波数のM倍(Mは 実数)の周波数で発振する。

【0139】電圧制御発振器(VCO)5で生成された 出力信号Fvcoは、レベルコンパータ(L-C) 7か らPLL回路の出力信号として外部に送出されると共 に、分周器6に供給される。分周器6は、出力信号F vcoを1/Nに分周し、位相周波数比較器(PFD)

【0140】次に、実施の形態1に係る電圧制御発振器 (VCO) 5を用いたPLL回路の動作を説明する。

【0141】今、分周器6から位相周波数比較器 (PF D) 1に帰還される帰還信号F, 。の位相が入力信号F r。rの位相より遅れていると仮定する。この場合、位 相周波数比較器 (PFD) 1は、周波数低下分と位相遅 れに相当するパルス幅を有する増分信号UPを生成し、 チャージポンプ2に供給する。チャージポンプ2は、増 分信号UPに応じた電流を流出してループフィルタ3の 図示せぬキャパシタを充電する。これにより、ループフ 10 ィルタ3で発生される電圧V。。、は高くなる。その結 果、電圧制御発振器(VCO)5から出力される出力信 号Fvc。の発振周波数が上昇すると共に、出力信号F v c o の位相が進んで入力信号 F r 。 r の位相に近づ

【0142】一方、帰還信号下、。の位相が入力信号下 r。1の位相より進んでいる場合、位相周波数比較器 (PFD) 1は、周波数上昇分と位相進みに相当するパ ルス幅を有する減分信号DOWNを生成し、チャージポ WNに応じた電流を引き込んでループフィルタ3の図示 せぬキャパシタを放電させる。これにより、ループフィ ルタ3から出力される電圧V。』、は低くなる。その結 果、電圧制御発振器(VCO)5から出力される出力信 号Fvcoの発振周波数が下降すると共に、出力信号F v c 。の位相が遅れて入力信号 F 、。 , の位相に近づ

【0143】このように、実施の形態1に係る電圧制御 発振器(VCO)5を用いたPLL回路では、出力信号 Fvc。の位相及び周波数と入力信号Freeの位相及 30 び周波数とが常に比較され、入力信号F、。。に対する 出力信号Fvc。の位相遅れ又は位相進みが存在すれば ぞれらを補正するようにフィードバック制御される。そ して、位相遅れ又は位相進みが所定の範囲内に収束した ら、位相周波数比較器 (PFD) 1は、同一の短いパル ス幅を有する増分信号UP及び減分信号DOWNを生成 する。これにより、ループフィルタ3の図示せぬキャパ シタで充放電される電荷の量が等しくなって平衡し、こ のPLL回路はロック状態に入る。このロック状態にお いて、出力信号Fvc。の位相は入力信号Fccの位 40 相に合致する。また、実施の形態1に係る電圧制御発振 器(VCO)5を用いたPLL回路では、ループフィル タ3から出力された電圧V。。。にノイズ成分が含まれ た場合、オフセット周波数をもたせてあるため、オフセ ット周波数をもたせてないものに比べて所望の発振周波 数の変動を小さく抑えることができ、必要最小限に電流 ミラー回路を用いているため、チャネル長変調効果の影 響も少なく製造上のばらつきによる発振周波数のばらつ きを低く抑えることができる。

圧制御発振器 (VCO) 5によれば、必要最小限に電流 ミラー回路を用いているため、チャネル長変調効果の影 響も少なくて済み、発振周波数のばらつきを抑えること ができる。

【0145】また、実施の形態1に係る電圧制御発振器 (VCO) 5によれば、電圧制御発振器 (VCO) 5の ゲインを大きくする必要がないのでジッタが低減され

【0146】また、実施の形態1に係る電圧制御発振器 (VCO) 5によれば、発振周波数の変動を考慮する と、電圧V。。、の範囲内で制御可能な発振周波数範囲 を広くとることができる。

【0147】 (実施の形態2) 次に、実施の形態2に係 る電圧制御発振器 (VCO) について図6を参照して説 明する。

【0148】図6に示されるように、実施の形態2に係 る電圧制御発振器 (VCO) 55は、バイアスジェネレ ータ (BG) 58、リングオシレータ (RO) 9、レベ ルコンパータ(L-C) 7 を備えている。即ち、実施の ンプ2に供給する。チャージポンプ2は、減分信号DO 20 形態2に係る電圧制御発振器(VCO)55は、パイア スジェネレータ (BG) 8 に代えて、パイアスジェネレ ータ (BG) 58を備えている。ここで、実施の形態2 に係る電圧制御発振器(VCO)55では、実施の形態 1と同様な構成要素について同符号を付している。ま た、実施の形態2に係る電圧制御発振器(VCO)55 の動作は、実施の形態1に係る電圧制御発振器(VC O) 5と同様であるため説明を省略する。

> 【0149】実施の形態1に係る電圧制御発振器(VC O) 5は、パイアスジェネレータ(BG) 8が定電圧V 。。」の値に応じた電流I。。」と、電圧V。。。の値 に応じた電流I。。、とを加算した電流によってリング オシレータ (RO) 9の動作電流を補償しているが、実 施の形態2に係る電圧制御発振器(VCO)55では、 バイアスジェネレータ (BG) 58が定電圧 V。。。の 値に応じた電流Ⅰ。。」のみによってリングオシレータ (RO) 9の動作電流を補償することができる。これに より、実施の形態2に係る電圧制御発振器(VCO)5 5は、実施の形態1の効果に加えて、実施の形態1に係 る電圧制御発振器(VCO)5に対してトランジスタの 数が少なくなるため、製造上のばらつきの影響を低減す ることができる。

【0150】この場合、パイアスジェネレータ(BG) 58は、PMOSトランジスタ11、NMOSトランジ スタ12のみを有している。即ち、パイアスジェネレー タ (BG) 58は、実施の形態1におけるパイアスジェ ネレータ (BG) 8のNMOSトランジスタ13を外し た回路である。また、図6に示されるように、Nが2以 上の偶数の場合、Nが4のとき、最終段の第4反転差動 増幅器9dの出力は、初段の第1反転差動増幅器9aに 【0144】以上の説明により、実施の形態1に係る電 50 反転して戻される。図7に示されるように、Nが3以上

の奇数の場合、Nが3とき、最終段の第3反転差動増幅器9cの出力は、初段の第1反転差動増幅器9aに戻される。

【0151】電圧制御発振器(VCO)55に入力される定電圧V。n,は、バイアスジェネレータ(BG)58がリングオシレータ(RO)9の動作電流を補償する能力を上げるために、実施の形態1で説明された電圧制御発振器(VCO)5に入力される定電圧V。n,に比べ高いことが望ましい。

【0152】また、図8に示されるように、図3に示さ 10 れたPLL回路は、実施の形態1に係る電圧制御発振器 (VCO) 5に代えて、実施の形態2に係る電圧制御発振器 (VCO) 55を用いることができる。ここで、実施の形態2に係る電圧制御発振器 (VCO) 55を用いたPLL回路では、実施の形態1と同様な構成要素について同符号を付している。また、実施の形態2に係る電圧制御発振器 (VCO) 55を用いたPLL回路の動作は、実施の形態1に係る電圧制御発振器 (VCO) 5を用いたPLL回路と同様である。

【0153】以上の説明により、実施の形態2に係る電 20 圧制御発振器 (VCO) 55によれば、実施の形態1の 効果に加え、実施の形態1に係る電圧制御発振器 (VCO) 5に対してトランジスタの数が少なくなるため、製造上のばらつきの影響が低減される。

【0154】 (実施の形態3) 次に、実施の形態3に係る電圧制御発振器 (VCO) を図9を参照して説明する。

【0155】図9に示されるように、実施の形態3に係る電圧制御発振器(VCO)75は、リングオシレータ(RO)79、レベルコンパータ(L-C)7を備えて30いる。ここで、実施の形態3に係る電圧制御発振器(VCO)75では、実施の形態1と同様な構成要素について同符号を付している。また、実施の形態3に係る電圧制御発振器(VCO)75の動作は、実施の形態1に係る電圧制御発振器(VCO)5と同様であるため説明を省略する。

【0156】実施の形態1に係る電圧制御発振器(VCO)5は、パイアスジェネレータ(BG)8が定電圧V。n,の値に応じた電流I。n,と、電圧V。n,の値に応じた電流I。n,とを加算した電流によってリング40オシレータ(RO)9の動作電流を補償しているが、実施の形態3に係る電圧制御発振器(VCO)75では、パイアスジェネレータ(BG)8は必要なく、実施の形態1又は2におけるリングオシレータ(RO)9の能動素子であるPMOSトランジスタを抵抗素子にして実施の形態1及び2に比べ回路構成を簡便にすることができる。これにより、実施の形態3に係る電圧制御発振器(VCO)75は、実施の形態1の効果に加えて、電流ミラー回路を用いていないため、発振周波数のばらつきを更に抑えることができる。50

【0157】次に、リングオシレータ(RO)79の構成について説明する。

【0158】図9に示されるように、リングオシレータ (RO) 79は、Nが4のとき、第1反転差動増幅器79a、第2反転差動増幅器79dを備えている。第1 反転差動増幅器79dを備えている。第1 反転差動増幅器79dを備えている。第1 反転差動増幅器79dを構造の各々は、外部からの定電圧V。1、と外部からの電圧V。1、とに応じて動作し、差動部として抵抗素子81、82、NMOSトランジスタ25、26を有し、定転とれた電流源として定電圧V。1によって駆動されるNMOSトランジスタ27、電圧V。1によって駆動されるNMOSトランジスタ28を有している。第1 反転差動増幅器79a~第4 反転差動増幅器79dの各々の動作電流は、定電圧V。1の値に応じた電流I。1と、電圧V。1の値に応じた電流I。1と、電圧V。1の値に応じた電流I。1と、電圧V。1の値に応じた電流I。1と、電圧V。1の値に応じた電流I。1とを加算した電流で直接定まる。

【0159】第1反転差動増幅器79a~第4反転差動 増幅器79dの各々の構成について説明する。

【0160】抵抗素子81、82の両端のうちの一方の 端子には、高位側電圧源が接続され、電源電圧V。。が 入力/供給される。NMOSトランジスタ27のゲート 電極には、外部から定電圧V。。」が入力/供給され る。また、NMOSトランジスタ27のソース電極は、 低位側電源に接続されており、通常、接地されている。 NMOSトランジスタ28のゲート電極には、外部から 電圧V、。、が入力/供給される。また、NMOSトラ ンジスタ28のソース電極は、低位側電源に接続されて おり、通常、接地されている。NMOSトランジスタ2 8のドレイン電極は、NMOSトランジスタ27のドレ イン電極、NMOSトランジスタ25、26のソース電 極に接続されている。NMOSトランジスタ25のドレ イン電極は、抵抗素子81の他方の端子に接続されてい る。NMOSトランジスタ26のドレイン電極は、抵抗 素子82の他方の端子に接続されている。

【0161】第2反転差動増幅器79bのNMOSトランジスタ25のゲート電極は、第1反転差動増幅器79aのNMOSトランジスタ25のドレイン電極に接続されている。第2反転差動増幅器79bのNMOSトランジスタ26のゲート電極は、第1反転差動増幅器79aのNMOSトランジスタ26のドレイン電極に接続されている。

【0162】第3反転差動増幅器79cのNMOSトランジスタ25のゲート電極は、第2反転差動増幅器79bのNMOSトランジスタ25のドレイン電極に接続されている。第3反転差動増幅器79cのNMOSトランジスタ26のゲート電極は、第2反転差動増幅器79bのNMOSトランジスタ26のドレイン電極に接続されている。

50 【0163】第4反転差動増幅器79dのNMOSトラ

ンジスタ25のゲート電極は、第3反転差動増幅器79 cのNMOSトランジスタ25のドレイン電極に接続さ れている。第4反転差動増幅器79dのNMOSトラン ジスタ26のゲート電極は、第3反転差動増幅器79c のNMOSトランジスタ26のドレイン電極に接続され ている。

【0164】第1反転差動増幅器79aのNMOSトラ ンジスタ25のゲート電極は、第4反転差動増幅器79 dのNMOSトランジスタ26のドレイン電極に接続さ れている。第1反転差動増幅器79aのNMOSトラン 10 ジスタ26のゲート電極は、第4反転差動増幅器79 d のNMOSトランジスタ25のドレイン電極に接続され ている。また、第4反転差動増幅器79dのNMOSト ランジスタ25のドレイン電極は、第1出力端子OUT 1を介してレベルコンパータ(L-C)7に接続されて いる。第4反転差動増幅器79dのNMOSトランジス タ26のドレイン電極は、第2出力端子OUT2を介し てレベルコンパータ(L-C)7に接続されている。

【0165】このように、最終段の第4反転差動増幅器 9 d の出力は、初段の第1反転差動増幅器9 a に反転し 20 て戻される。また、図10に示されるように、Nが3以 上の奇数の場合、Nが3とき、最終段の第3反転差動増 幅器9cの出力は、初段の第1反転差動増幅器9aに戻 される。

【0166】これにより、実施の形態3に係る電圧制御 発振器(VCO) 75は、実施の形態1の効果に加え て、電流ミラー回路を用いていないため、発振周波数の ばらつきを更に抑えることができる。

【0167】また、図11に示されるように、図3に示 されたPLL回路は、実施の形態1に係る電圧制御発振 30 器(VCO) 5に代えて、実施の形態3に係る電圧制御 発振器(VCO) 75を用いることができる。ここで、 実施の形態3に係る電圧制御発振器(VCO)75を用 いた P L L 回路では、実施の形態 1 と同様な構成要素に ついて同符号を付している。また、実施の形態3に係る 電圧制御発振器 (VCO) 75を用いたPLL回路の動 作は、実施の形態1に係る電圧制御発振器(VCO)5 を用いたPLL回路と同様である。

【0168】以上の説明により、実施の形態3に係る電 圧制御発振器 (VCO) 75によれば、実施の形態1の 40 効果に加え、実施の形態1の効果に加えて、電流ミラー 回路を用いていないため、発振周波数のばらつきを更に 抑えることができる。

[0169]

【発明の効果】本発明の電圧制御発振器は、発振周波数 のばらつきを抑えることができる。

【図面の簡単な説明】

【図1】図1は、本実施の形態1に係る電圧制御発振器 (VCO) の構成を示す回路図である。

【図2】図2は、本実施の形態1に係る電圧制御発振器 50 スタ

(VCO) の他の構成を示す回路図である。

【図3】図3は、本実施の形態1に係る電圧制御発振器 (VCO) を用いたPLL回路の構成を示すプロック図

【図4】図4は、出力信号Fvcoと電圧Vcn、の関 係を示す図である。

【図5】図5は、本実施の形態1に係る電圧制御発振器 (VCO) の周波数特性を示す図である。

【図6】図6は、本実施の形態2に係る電圧制御発振器 (VC〇) の構成を示す回路図である。

【図7】図7は、本実施の形態2に係る電圧制御発振器 (VCO) の他の構成を示す回路図である。

【図8】図8は、本実施の形態2に係る電圧制御発振器 (VCO) を用いたPLL回路の構成を示すプロック図 である。

【図9】図9は、本実施の形態3に係る電圧制御発振器 (VC〇) の構成を示す回路図である。

【図10】図10は、本実施の形態3に係る電圧制御発 振器(VC〇)の他の構成を示す回路図である。

【図11】図11は、本実施の形態3に係る電圧制御発 振器 (VCO) を用いたPLL回路の構成を示すプロッ ク図である。

【図12】図12は、従来の電圧制御発振器(VCO) の構成を示す回路図である。

【図13】図13は、従来の電圧制御発振器(VCO) を用いたPLL回路の構成を示すプロック図である。

【図14】図14は、出力信号F、c。と電圧V。。、 の関係を示す図である。

【図15】図15は、従来の電圧制御発振器(VCO) の周波数特性を示す図である。

【符号の説明】

- 1 位相周波数比較器 (PFD)
- チャージポンプ 2
- ループフィルタ 3
- 4 オフセット回路(OFST)
- 電圧制御発振器(VCO) 5
- 6 分周器
- レベルコンパータ (L-C) 7
- 8 パイアスジェネレータ (BG)
- 9 リングオシレータ (RO)
- 9 a 第1反転差動增幅器
- 9 b 第 2 反転差動增幅器
- 9 c 第3反転差動增幅器 9 d 第 4 反転差動増幅器
- 1 1 **PチャネルMOSトランジスタ**
- 12、13 NチャネルMOSトランジスタ
- 21, 22, 23, 24 PチャネルMOSトランジ スタ
- 25、26、27、28 NチャネルMOSトランジ

リングオシレータ(RO)

109a 第1反転差動增幅器


39	40
55 電圧制御発振器(VCO)	109b 第2反転差動增幅器
58 パイアスジェネレータ (BG)	109c 第3反転差動增幅器
75 電圧制御発振器(VCO)	109d 第4反転差動增幅器
79 リングオシレータ(RO)	111 PチャネルMOSトランジスタ
79a 第1反転差動增幅器	112、113 NチャネルMOSトランジスタ
79b 第2反転差動増幅器	114、121、122、123、124 Pチャネ
79c 第3反転差動増幅器	ルMOSトランジスタ
79 d 第4反転差動增幅器	125、126、129 NチャネルMOSトランジ
81、82 抵抗素子	スタ
101 位相周波数比較器 (PFD) 10	DOWN 減分信号
102 チャージポンプ	Fィ。 帰還信号
103 ループフィルタ	F r 。 r 入力信号
104 オフセット回路(OFST)	Fvco 出力信号
105 電圧制御発振器(VCO)	OUT1 第1出力端子
106 分周器	OUT2 第2出力端子
107 レベルコンパータ (L-C)	UP 增分信号
108 パイアスジェネレータ (BG)	V. n. 1 定電圧

【図1】


 $V_{D\ D}$

電圧


電源電圧




[図2]




【図3】










【図14】









[図7]




【図8】




【図11】




[図9]



[図10]



【図12】



【図13】

